| 1 |
1
다이패드부 또는 다수의 I/O패드부로 구성되는 패턴이 구비되고, 상기 패턴에 표면 거칠기가 형성된 리드프레임 캐리어층;상기 리드프레임 캐리어층 상부에 형성되어 다수의 I/O패드 또는 다이패드를 이루는 패턴금속층;을 포함하는 리드리스 프레임
|
| 2 |
2
청구항 1에 있어서,상기 표면 거칠기의 Ra값은,150 내지 350 나노미터의 범위 내에서 형성되는 리드리스 프레임
|
| 3 |
3
청구항 2에 있어서,상기 표면 거칠기는,상기 다이패드부와 상기 I/O패드부 사이, 또는 상기 각 I/O패드부 사이에 형성된 에칭패턴 표면에 형성된 리드리스 프레임
|
| 4 |
4
청구항 3에 있어서,상기 패턴금속층은, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나의 금속 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 형성된 리드리스 프레임
|
| 5 |
5
청구항 1 내지 4 중 어느 한 항에 있어서,상기 리드프레임 캐리어층은, Cu 또는 Fe를 포함하여 형성된 리드리스 프레임
|
| 6 |
6
청구항 1 내지 4 중 어느 한 항에 기재된 상기 리드리스 프레임의 상기 패턴금속층에 실장되는 반도체 칩;상기 반도체 칩과 상기 I/O패드를 전기적으로 접속시키는 와이어;상기 리드프레임 캐리어층 및 상기 반도체 칩을 몰딩하는 몰딩부;를 포함하는 반도체 칩 패키지
|
| 7 |
7
리드프레임 캐리어층을 가공하여 다이패드부 및 I/O패드부를 이루는 패턴을 형성하고,상기 리드프레임 캐리어층에 표면 거칠기를 형성하고,상기 리드프레임 캐리어층의 패턴의 상부에 다수의 I/O패드 또는 다이패드를 이루는 패턴금속층을 형성하는 리드리스 프레임 제조방법
|
| 8 |
8
청구항 7에 있어서,상기 표면 거칠기의 Ra값은, 150 내지 350 나노미터의 범위 내에서 형성되는 리드리스 프레임 제조방법
|
| 9 |
9
청구항 7에 있어서,상기 표면 거칠기를 형성하는 것은,샌드블라스트 공정, 스트라이크 동도금 공정, 마이크로 에칭 및 브라운 산화공정 중 적어도 어느 하나의 방법에 의해 수행되는 리드리스 프레임 제조방법
|
| 10 |
10
청구항 7에 있어서,상기 표면 거칠기는, 상기 각 패턴 사이에 형성된 에칭패턴의 표면에 형성하는 리드리스 프레임 제조방법
|
| 11 |
11
청구항 7에 있어서,상기 패턴을 형성하는 것은,상기 리드프레임 캐리어층의 일면 또는 양면에 감광성 물질을 도포하고, 마스크를 이용하여 노광 및 현상을 수행하고, 에칭을 수행하는 것을 포함하여 이루어지는 리드리스 프레임 제조방법
|
| 12 |
12
삭제
|
| 13 |
13
청구항 7에 있어서,상기 패턴금속층은,Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나의 금속 또는 이들의 이원, 삼원 합금을 포함하는 리드리스 프레임 제조방법
|
| 14 |
14
청구항 11에 있어서,상기 노광 및 현상하는 것 이후에,상기 감광성 물질을 박리하는 것을 더 포함하여 이루어지는 리드리스 프레임 제조방법
|
| 15 |
15
리드프레임 캐리어층을 가공하여 다이패드부 및 I/O패드부를 이루는 패턴을 형성하고,상기 리드프레임 캐리어층에 표면 거칠기를 형성하고,상기 리드프레임 캐리어층의 패턴의 상부에 다수의 I/O패드 또는 다이패드를 이루는 패턴금속층을 형성하고,상기 다이패드부 상에 반도체 칩을 실장하고,상기 반도체 칩과 상기 I/O패드를 와이어로 본딩하고,상기 리드프레임 캐리어층, 상기 반도체 칩 및 상기 와이어를 몰딩수지로 몰딩하는 것을 포함하는 반도체 칩 제조방법
|
| 16 |
16
청구항 15에 있어서,상기 몰딩하는 것 이후에,상기 리드프레임 캐리어층을 백에칭하는 것을 더 포함하는 반도체 칩 제조방법
|
