| 1 |
1
방열을 위한 비아홀이 형성된 절연층; 상기 절연층의 일 면 상에 위치되는 회로부; 상기 회로부에 전기적으로 접속되며 칩 실장 영역에 실장되는 IC칩; 및상기 회로부와 동일한 층에서 상기 칩 실장 영역에 대응하여 위치하는 더미 패턴부를 포함하며,상기 비아홀은 상기 더미 패턴부에 대응하여 형성되며, 상기 더미 패턴부는 상기 회로부의 형성 후에 형성되는 칩 온 필름(Chip On Flim) 패키지
|
| 2 |
2
제1항에 있어서, 상기 절연층은 폴리이미드(polyimide: PI) 필름으로 구현되는 칩 온 필름 패키지
|
| 3 |
3
제1항에 있어서, 상기 절연층과 상기 회로부 사이에 위치하여 상기 회로부를 상기 절연층에 접착시키는 시드층을 더 포함하는 칩 온 필름 패키지
|
| 4 |
4
제3항에 있어서, 상기 시드층은 상기 절연층에 형성된 상기 비아홀에 대응하여 홀을 포함하는 칩 온 필름 패키지
|
| 5 |
5
제4항에 있어서, 상기 시드층의 홀을 금속으로 도금함으로써 형성된 방열 도금부를 더 포함하는 칩 온 필름 패키지
|
| 6 |
6
제1항에 있어서, 상기 회로부 상에 상기 회로부의 솔더링을 방지하기 위한 솔더 레지스트층을 더 포함하는 칩 온 패키지
|
| 7 |
7
제6항에 있어서, 상기 회로부와 상기 솔더 레지스트층 사이에 위치하며 상기 회로부를 도금한 도금층을 더 포함하는 칩 온 패키지
|
| 8 |
8
제1항에 있어서, 상기 절연층의 다른 면에 상기 비아홀에 대응하여 위치하고 부착된 방열 패드부를 더 포함하는 칩 온 필름 패키지
|
| 9 |
9
제1항에 있어서, 상기 더미 패턴부는 상기 회로부에 연결된 칩 온 필름 패키지
|
| 10 |
10
제1항에 있어서, 상기 더미 패턴부는 상기 더미 패턴부로부터 연장되어 상기 회로부에 연결되는 연결부를 포함하는 칩 온 필름 패키지
|
| 11 |
11
제1항에 있어서, 상기 비아홀은 상기 더미 패턴부보다 작은 크기를 갖는 칩 온 필름 패키지
|
| 12 |
12
제1항에 있어서, 상기 더미 패턴부는 상기 회로부의 전력을 수신하는 파워 단자에 연결된 칩 온 필름 패키지
|
| 13 |
13
제1항에 있어서, 상기 더미 패턴부는 상기 절연층 상에 상기 칩 실장 영역에 대응하여 금속 테이프를 부착함으로써 형성되는 칩 온 필름 패키지
|
| 14 |
14
제1항에 있어서, 상기 더미 패턴부 상기 절연층 상에 상기 칩 실장 영역에 대응하여 금속 페이스트를 도포함으로써 형성되는 칩 온 필름 패키지
|
| 15 |
15
제1항에 있어서, 상기 더미 패턴부는 상기 절연층 상에 상기 칩 실장 영역에 대응하여 금속을 도금함으로써 형성되는 칩 온 필름 패키지
|
