맞춤기술찾기

이전대상기술

질화물 반도체 소자 및 그 제조 방법

  • 기술번호 : KST2015068250
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 명세서는, 기판상에 차례로 적층된 제 1 GaN층, AlGaN층, 제 2 GaN층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 반도체 소자에 있어서, 상기 제 2 GaN층 또는 상기 AlGaN층까지 리세스된 영역 상에 형성되는 게이트 전극 및 상기 제 2 GaN층 상에 형성되는 제 1 산화막층을 통하여 노멀리-오프 특성, 작은 누설 전류 및 큰 항복 전압 특성을 가지는 반도체 소자 및 그 제조방법을 제공한다.이를 위하여, 일 실시예에 따른 반도체 소자는, 기판; 상기 기판 상에 형성되는 제 1 GaN층; 상기 제 1 GaN층 상에 형성되는 AlGaN층; 상기 AlGaN층 상에 형성되는 제 2 GaN층; 상기 제 2 GaN층 또는 상기 AlGaN층까지 리세스된 영역 상에 형성되는 게이트 전극; 상기 제 2 GaN층의 일부 영역 상에 형성되는 소스 전극 및 드레인 전극; 및 상기 제 2 GaN층 상에 형성되는 제 1 산화막층을 포함하되, 상기 제 1 산화막층은, 상기 소스 전극 또는 상기 드레인 전극과 상기 리세스된 영역 사이에 형성되는 것일 수 있다.
Int. CL H01L 29/778 (2006.01) H01L 21/335 (2006.01)
CPC H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01)
출원번호/일자 1020120061731 (2012.06.08)
출원인 엘지전자 주식회사
등록번호/일자
공개번호/일자 10-2013-0137983 (2013.12.18) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 21

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조성무 대한민국 서울특별시 서초구
2 김광중 대한민국 서울특별시 서초구
3 장태훈 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.06.08 수리 (Accepted) 1-1-2012-0458973-69
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판;상기 기판 상에 형성되는 제 1 GaN층;상기 제 1 GaN층 상에 형성되는 AlGaN층;상기 AlGaN층 상에 형성되는 제 2 GaN층;상기 제 2 GaN층 또는 상기 AlGaN층까지 리세스된 영역 상에 형성되는 게이트 전극; 상기 제 2 GaN층의 일부 영역 상에 형성되는 소스 전극 및 드레인 전극; 및상기 제 2 GaN층 상에 형성되는 제 1 산화막층을 포함하되,상기 제 1 산화막층은,상기 소스 전극 또는 상기 드레인 전극과 상기 리세스된 영역 사이에 형성되는 것인 반도체 소자
2 2
제1항에 있어서, 상기 제 1 산화막층은,SixNy로 이루어지는 것인 반도체 소자
3 3
제1항에 있어서, 상기 게이트 전극은,상기 제 1 산화막층의 일측 상부와 접촉하는 것인 반도체 소자
4 4
제1항에 있어서, 상기 리세스된 영역 상에 형성되는 제 2 산화막층을 더 포함하되,상기 게이트 전극은,상기 제 2 산화막층 상에 형성되는 것인 반도체 소자
5 5
제4항에 있어서, 상기 제 2 산화막층은,SiO2, Si3N4, HfO2, Al2O3, ZnO 및 Ga2O3 중 적어도 하나로 이루어지는 것인 반도체 소자
6 6
제1항에 있어서, 상기 제 1 산화막층은,상기 제 2 GaN층의 형성 후 인-시츄(in-situ)로 형성되는 것인 반도체 소자
7 7
제1항 또는 제 4항에 있어서, 상기 제 1 산화막층의 두께는,1nm ~ 500nm이고,상기 제 2 산화막층의 두께는,2nm ~ 200nm인 것인 반도체 소자
8 8
제1항 또는 제 4항에 있어서, 상기 제 1 산화막층 또는 상기 제 2 산화막층은,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자
9 9
제1항에 있어서, 상기 리세스된 영역의 깊이는,1nm ~ 1000nm인 것인 반도체 소자
10 10
제1항에 있어서, 상기 리세스된 영역은,트렌치(trench) 형태, 브이-그루브(V-groove) 형태 및 반원 형태 중 적어도 하나의 형태를 구비하는 것인 반도체 소자
11 11
제1항에 있어서, 상기 기판은,절연성 기판, 사파이어(Sapphire) 기판, GaN 기판, SiC 기판 및 Si 기판 중 적어도 하나인 것인 반도체 소자
12 12
제1항에 있어서, 상기 제 1 GaN층의 두께는,1um ~ 10um인 것인 반도체 소자
13 13
제1항에 있어서, 상기 제 1 GaN층 상에 C, Fe 및 Mg 도펀트 중 적어도 하나의 도펀트를 주입하여 형성된 고-저항 GaN층을 더 포함하는 것을 특징으로 하는 반도체 소자
14 14
제13항에 있어서, 상기 적어도 하나의 도펀트의 농도는,1e17/cm3 ~ 1e19/cm3인 것인 반도체 소자
15 15
제1항에 있어서, 상기 AlGaN층은,2nm ~ 100nm인 것인 반도체 소자
16 16
제1항에 있어서, 상기 제 2 GaN층의 두께는,2nm ~ 10nm인 것인 반도체 소자
17 17
기판 상에 제 1 GaN층을 형성시키는 단계;상기 제 1 GaN층 상에 AlGaN층을 형성시키는 단계;상기 AlGaN층 상에 제 2 GaN층을 형성시키는 단계;상기 제 2 GaN층 상에 제 1 산화막층을 형성시키는 단계;상기 1 산화막층을 선택적으로 식각하여 소스 및 드레인 영역을 정의하는 단계;상기 소스 및 드레인 영역 상에 소스 전극 및 드레인 전극을 형성시키는 단계;선택적인 식각을 근거로 상기 제 2 GaN층 또는 상기 AlGaN층까지 리세스된 영역을 형성시키는 단계; 및상기 리세스된 영역 상에 게이트 전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법
18 18
제17항에 있어서, 상기 게이트 전극은,상기 제 1 산화막층의 일측 상부와 접촉하는 것인 반도체 소자
19 19
제17항에 있어서, 상기 리세스된 영역 상에 게이트 전극을 형성시키는 단계는,상기 리세스된 영역 상에 제 2 산화막층을 형성시키는 단계; 및상기 제 2 산화막층 상에 게이트 전극을 형성시키는 단계를 포함하는 것인 반도체 소자의 제조방법
20 20
제17항에 있어서, 상기 제 2 GaN층은,유기 금속 기상 성장법(MOCVD)을 근거로 한 증착 장비에 의해 형성되고,상기 제 1 산화막층은,상기 제 2 GaN층의 형성 후 상기 증착 장비 내에서 인-시츄(in-situ)로 형성되는 것인 반도체 소자의 제조방법
21 21
제17항에 있어서,상기 제 1 GaN층, 상기 AlGaN층 및 상기 제 2 GaN층은,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.