1 |
1
인에이블(Enable) 신호에 따라 입력 클럭을 버퍼링 하는 클럭 버퍼 회로에 있어서,상기 인에이블 신호에 기초해 상기 입력 클럭을 버퍼링하는 버퍼링부;상기 인에이블 신호를 소정 시간 지연시키는 지연 소자; 및상기 지연된 인에이블 신호에 기초해 상기 버퍼링된 입력 클럭을 출력하는 출력부를 포함하는 클럭 버퍼 회로
|
2 |
2
제 1 항에 있어서,상기 버퍼링부는 상기 인에이블 신호가 인에이블 상태일 경우 상기 입력 클럭을 버퍼링하는 클럭 버퍼 회로
|
3 |
3
제 1 항에 있어서,상기 출력부는 상기 지연된 인에이블 신호가 인에이블 상태일 경우 상기 입력 클럭을 출력하고,상기 지연된 인에이블 신호가 디스에이블(Disable) 상태일 경우 상기 입력 클럭을 출력하지 않는 클럭 버퍼 회로
|
4 |
4
제 1 항에 있어서,상기 지연 소자는 상기 인에이블 신호가디스에이블 상태에서 인에이블 상태로 전환될 때에는 상기 인에이블 신호를 상기 소정 시간만큼 지연시키고,인에이블 상태에서 디스에이블 상태로 전환될 때에는 상기 인에이블 신호를 지연시키지 않는 것을 특징으로 하는 클럭 버퍼 회로
|
5 |
5
제 2 항 내지 제 4 항 중 어느 한 항에 있어서,상기 인에이블 상태는 상기 인에이블 신호의 전압값이 소정 값 이상인 상태이고,상기 디스에이블 상태는 상기 인에이블 신호의 전압값이 상기 소정 값 미만인 클럭 버퍼 회로
|
6 |
6
제 1 항에 있어서,상기 버퍼링부는 상기 인에이블 신호와 상기 입력 클럭을 입력으로 하는 제 1 NAND 게이트로 구성되고, 상기 제 1 NAND 게이트의 출력은 피드백 저항을 통해 상기 입력 클럭이 인가되는 입력으로 연결되도록 구성된 클럭 버퍼 회로
|
7 |
7
제 6 항에 있어서,상기 제 1 NAND 게이트의 입력으로 들어가는 상기 입력 클럭은 직류 입력을 차단하기 위한 콘덴서를 통해 상기 제 1 NAND 게이트의 입력으로 연결되는 클럭 버퍼 회로
|
8 |
8
제 1 항에 있어서,상기 지연 소자는 시퀀싱/슈퍼바이저리(sequencing/supervisory) 소자인 것을 특징으로 하는 클럭 버퍼 회로
|
9 |
9
제 6 항에 있어서,상기 출력부는 상기 제 1 NAND 게이트의 출력과 상기 지연 소자의 출력을 입력으로 하는 제 2 NAND 게이트로 구성되는 것을 특징으로 하는 클럭 버퍼 회로
|
10 |
10
제 1 항에 있어서,상기 버퍼링부는 상기 인에이블 신호와 상기 입력 클럭을 입력으로 하는 제 1 NOR 게이트로 구성되고, 상기 제 1 NOR 게이트의 출력은 피드백 저항을 통해 상기 상기 입력 클럭이 인가되는 입력으로 연결되도록 구성된 클럭 버퍼 회로
|
11 |
11
제 10 항에 있어서,상기 제 1 NOR 게이트의 입력으로 들어가는 상기 입력 클럭은 직류 입력을 차단하기 위한 콘덴서를 통해 상기 제 1 NOR 게이트의 입력으로 연결되는 클럭 버퍼 회로
|
12 |
12
제 11 항에 있어서,상기 출력부는 상기 제 1 NOR 게이트의 출력과 상기 지연 소자의 출력을 입력으로 하는 제 2 NOR 게이트로 구성되는 것을 특징으로 하는 클럭 버퍼 회로
|
13 |
13
인에이블(Enable) 신호에 따라 입력 클럭 버퍼링 방법에 있어서,상기 인에이블 신호에 기초해 상기 입력 클럭을 버퍼링하는 단계;상기 인에이블 신호를 소정 시간 지연시키는 단계; 및상기 지연된 인에이블 신호에 기초해 상기 버퍼링된 입력 클럭을 출력하는 단계를 포함하는 클럭 버퍼링 방법
|
14 |
14
제 13 항에 있어서,상기 버퍼링하는 단계는 상기 인에이블 신호가 인에이블 상태일 경우 상기 입력 클럭을 버퍼링하는 클럭 버퍼링 방법
|
15 |
15
제 13 항에 있어서,상기 출력하는 단계는 상기 지연된 인에이블 신호가 인에이블 상태일 경우 상기 입력 클럭을 출력하고,상기 지연된 인에이블 신호가 디스에이블(Disable) 상태일 경우 상기 입력 클럭을 출력하지 않는 클럭 버퍼링 방법
|
16 |
16
제 13 항에 있어서,상기 지연하는 단계는 상기 인에이블 신호가디스에이블 상태에서 인에이블 상태로 전환될 때에는 상기 인에이블 신호를 상기 소정 시간만큼 지연시키고,인에이블 상태에서 디스에이블 상태로 전환될 때에는 상기 인에이블 신호를 지연시키지 않는 것을 특징으로 하는 클럭 버퍼링 방법
|
17 |
17
제 14 항 내지 제 16 항 중 어느 한 항에 있어서,상기 인에이블 상태는 상기 인에이블 신호의 전압값이 소정 값 이상인 상태이고,상기 디스에이블 상태는 상기 인에이블 신호의 전압값이 상기 소정 값 미만인 클럭 버퍼링 방법
|