맞춤기술찾기

이전대상기술

인헨스먼트 질화물 반도체 소자 및 이의 제조 방법

  • 기술번호 : KST2015068740
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법이 개시된다. 본 발명의 실시 예들은, 대기 중에 노출되는 기존의 리세스 게이트 식각 공정 및 절연막 도포 공정의 문제점을 개선하고, 인헨스먼트 질화물 반도체 소자의 안정성 및 누설 전류 특성을 향상시킨다. 본 발명의 실시 예들은, ICP(Inductive Coupled Plasma) 식각 장비에 의해 리세스 게이트 공정 및 높은 전기절연성을 가지는 보론 나이트라이트를 증착함으로써, 리세스 식각면이 대기와 접촉하는 것을 방지하고, 클리닝 및 패터닝을 다시 하지 않도록 하여 제조 공정을 단순화하며 시간을 단축할 수 있다. 본 발명의 실시 예들은, 식각 후 도포가 한 챔버(Chamber) 안에서 바로 진행이 되도록 함으로써 대기 중에 노출되는 것을 방지할 뿐 아니라, 전기절연성이 뛰어난 물질인 보론 나이트라이드를 게이트 절연막으로 사용함으로써 누설 전류를 줄이고, 소자 및 소자 제조 공정의 안정성을 제고한다.
Int. CL H01L 29/778 (2006.01) H01L 21/335 (2006.01)
CPC H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01)
출원번호/일자 1020120083467 (2012.07.30)
출원인 엘지전자 주식회사
등록번호/일자
공개번호/일자 10-2014-0016106 (2014.02.07) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.07.31)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박진홍 대한민국 서울특별시 서초구
2 장태훈 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.07.30 수리 (Accepted) 1-1-2012-0610346-85
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2017.07.31 수리 (Accepted) 1-1-2017-0738540-87
4 의견제출통지서
Notification of reason for refusal
2018.08.21 발송처리완료 (Completion of Transmission) 9-5-2018-0568285-21
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.10.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-1042014-61
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.10.22 수리 (Accepted) 1-1-2018-1042009-32
7 등록결정서
Decision to grant
2019.01.29 발송처리완료 (Completion of Transmission) 9-5-2019-0068860-15
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 위에 버퍼층을 형성하는 단계;상기 버퍼층 위에 장벽층을 형성하는 단계;상기 장벽층 위에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극의 사이의 상기 장벽층 위에 리세스 영역을 정의하고, 상기 장벽층을 식각하거나, 또는 상기 버퍼층의 상부의 일부 및 상기 장벽층을 식각하여 상기 리세스 영역을 형성하는 단계;인-시츄로 상기 리세스 영역 위에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 위에 게이트 전극을 형성하는 단계;를 포함하는 인헨스먼트 질화물 반도체 소자의 제조 방법
2 2
제1 항에 있어서,상기 리세스 영역을 형성하는 단계는,하나 이상의 에칭 가스를 이용하여 상기 버퍼층 상부에 형성된 2차원 전자 가스 채널이 형성된 영역 이하까지 식각하여 상기 리세스 영역을 형성하는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자의 제조 방법
3 3
제2 항에 있어서,상기 리세스 영역을 형성하는 단계는,유도 결합형 플라즈마 장비를 이용하여 상기 리세스 영역을 형성하는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자의 제조 방법
4 4
제3 항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 유도 결합형 플라즈마 장비를 이용하여 상기 게이트 절연막을 형성하는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자의 제조 방법
5 5
제3 항에 있어서,상기 게이트 절연막을 형성하는 단계는,염화 붕소 가스를 이용하여 상기 리세스 영역 위에 보론 나이트라이드로 된 상기 게이트 절연막을 형성하는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자의 제조 방법
6 6
제1 항 내지 제5 항 중 어느 한 항에 있어서,상기 소스 전극 및 드레인 전극을 형성하는 단계는,오믹 접촉에 의해 상기 소스 전극 또는 상기 드레인 전극을 형성하는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자의 제조 방법
7 7
제1 항 내지 제5 항 중 어느 한 항에 있어서,상기 버퍼층 및 상기 장벽층은,금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성되는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자의 제조 방법
8 8
제1 항 내지 제5 항 중 어느 한 항에 있어서,상기 장벽층 위에 알루미늄 갈륨 나이트라이드를 이용하여 캡층을 형성하는 단계;를 더 포함하는 인헨스먼트 질화물 반도체 소자의 제조 방법
9 9
기판 위에 형성되고, 질화물로 이루어지는 버퍼층;상기 버퍼층 위에 형성되고, 상기 버퍼층을 이루는 상기 질화물과 이종 질화물로 이루어지는 장벽층;상기 장벽층 위에 각각 접촉되는 소스 전극 및 드레인 전극;상기 장벽층, 또는 상기 장벽층 및 상기 버퍼층의 상부의 일부가 식각되어 형성된 리세스 영역 위에 형성되고, 보론 나이트라이드로 이루어지는 게이트 절연막층; 및상기 게이트 절연막층 위에 접촉되는 게이트 전극;을 포함하고,상기 게이트 절연막층은 상기 리세스 영역이 식각되어 형성된 후 인-시츄로 형성되는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자
10 10
제9 항에 있어서,상기 리세스 영역 및 게이트 절연막층은,동일한 식각 장비에 의해 형성되는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자
11 11
제9 항 또는 제10 항에 있어서,상기 기판은,절연성 기판, 갈륨 나이트라이드 기판, 실리콘 카바이트 기판, 및 실리콘 기판 중 하나로 이루어지는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자
12 12
제9 항 또는 제10 항에 있어서,상기 버퍼층은,갈륨 나이트라이드로 이루어지고, 두께는 0
13 13
제9 항 또는 제10 항에 있어서,상기 장벽층은,알루미늄 갈륨 나이트라이드로 이루어지고, 두께는 0 나노미터를 초과하고 100 나노미터 이하인 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자
14 14
제9 항 또는 제10 항에 있어서,상기 리세스 영역은,트렌치 형태, 브이-그루브 형태, 반원 형태, 및 계단 형태 중 하나 이상의 형태로 이루어지는 것을 특징으로 하는 인헨스먼트 질화물 반도체 소자
15 15
제9 항 또는 제10 항에 있어서,상기 장벽층 위에 형성되고, 갈륨 나이트라이드 또는 알루미늄 갈륨 나이트라이드로 이루어지는 캡층;을 더 포함하는 인헨스먼트 질화물 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.