1 |
1
기판 위에 형성되고, 특정 도펀트가 도핑된 질화물로 이루어지는 저항층;상기 저항층 위에 형성되고, 도핑되지 아니한 질화물로 이루어지는 활성층;상기 활성층에 2차원 전자 가스 채널이 형성되도록 하는 장벽층; 및상기 활성층과 상기 장벽층의 사이에 형성되고, 상기 저항층에 의해 발생하는 상기 2차원 전자 가스 채널의 특성 저하를 방지하는 공간층;을 포함하는 질화물 반도체 소자
|
2 |
2
제1 항에 있어서,상기 장벽층 위에 형성되고, p형 질화물로 이루어지는 캡층;을 더 포함하는 질화물 반도체 소자
|
3 |
3
제2 항에 있어서,상기 캡층은,갈륨 나이트라이드, 알루미늄 나이트라이드, 및 인듐 나이트라이드 중 하나이거나, 또는 이들의 혼합 결정으로 이루어지는 것을 특징으로 하는 질화물 반도체 소자
|
4 |
4
제3 항에 있어서,상기 캡층의 정공 캐리어 농도는, 5e16/cm3 내지 5e18/cm3인 것을 특징으로 하는 질화물 반도체 소자
|
5 |
5
제1 항에 있어서,상기 공간층은,알루미늄 나이트라이드로 이루어지는 것을 특징으로 하는 질화물 반도체 소자
|
6 |
6
제1 항에 있어서,상기 활성층은,갈륨 나이트라이드로 이루어지는 것을 특징으로 하는 질화물 반도체 소자
|
7 |
7
제1 항에 있어서, 상기 특정 도펀트는,철(Fe), 탄소(C) 및 마그네슘 중 적어도 하나를 포함하고,상기 저항층의 전자 캐리어 농도는 1e17/cm3 ~ 1e20/cm3인 것을 특징으로 하는 질화물 반도체 소자
|
8 |
8
제1 항에 있어서,상기 장벽층은,알루미늄 갈륨 나이트라이드로 이루어지고, 그 전자 캐리어 농도는 1e16/cm3 내지 1e18/cm3인 것을 특징으로 하는 질화물 반도체 소자
|
9 |
9
제1 항에 있어서, 상기 장벽층이 식각되어 형성된 리세스 영역 위에 형성되는 게이트 절연막층; 및상기 게이트 절연막층 위에 접촉되는 게이트 전극;을 더 포함하는 질화물 반도체 소자
|
10 |
10
제1 항 내지 제9 항 중 어느 한 항에 있어서,상기 기판은,절연성 기판, 갈륨 나이트라이드 기판, 실리콘 카바이트 기판, 및 실리콘 기판 중 하나로 이루어지는 것을 특징으로 하는 질화물 반도체 소자
|
11 |
11
기판 위에 특정 도펀트가 도핑된 질화물을 이용하여 저항층을 형성하는 단계;상기 저항층 위에 도핑되지 아니한 질화물을 이용하여 활성층을 형성하는 단계;상기 활성층 위에 알루미늄 나이트라이드를 이용하여 공간층을 형성하는 단계; 및상기 공간층 위에 장벽층을 형성하는 단계;를 포함하는 질화물 반도체 소자의 제조 방법
|
12 |
12
삭제
|
13 |
13
제11 항에 있어서,상기 장벽층 위에 p형 질화물을 이용하여 캡층을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법
|
14 |
14
제13 항에 있어서,상기 캡층을 형성하는 단계는,갈륨 나이트라이드, 알루미늄 나이트라이드, 및 인듐 나이트라이드 중 하나이거나, 또는 이들의 혼합 결정을 이용하여 형성하고, 그 정공 캐리어 농도가 5e16/cm3 내지 5e18/cm3 이 되도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
15 |
15
제11 항에 있어서,상기 활성층은,갈륨 나이트라이드를 이용하여 형성되는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
16 |
16
제11 항에 있어서, 상기 특정 도펀트는,철(Fe), 탄소(C) 및 마그네슘 중 적어도 하나를 포함하고,상기 저항층의 전자 캐리어 농도는 1e17/cm3 ~ 1e20/cm3인 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
17 |
17
제11 항에 있어서,상기 장벽층을 형성하는 단계는,알루미늄 갈륨 나이트라이드를 이용하여 형성하고, 그 전자 캐리어 농도가 1e16/cm3 내지 1e18/cm3이 되도록 하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
18 |
18
제11 항에 있어서,상기 장벽층 상에 오믹 접촉되는 소스 전극, 및 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
19 |
19
제11 항에 있어서,상기 장벽층 위에 리세스 영역을 정의하고, 상기 장벽층을 식각하여 상기 리세스 영역을 형성하는 단계;상기 리세스 영역 위에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 위에 게이트 전극을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법
|
20 |
20
제11 항, 제13 항 내지 제19 항 중 어느 한 항에 있어서,상기 각 층들을 형성하는 단계는,금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|