| 1 |
1
질화물계 반도체로 이루어지는 버퍼층;상기 버퍼층의 상부에 2차원 전자 가스 채널이 형성되도록 하는 장벽층;상기 버퍼층과 상기 장벽층의 사이에 형성되는 공간층; 일정 폭을 가지고, 상기 장벽층 위에 형성되며, p형 질화물로 이루어지는 p형 질화물층; 및상기 p형 질화물층 상에 형성되는 게이트 전극을 포함하되,상기 공간층은, 리세스 영역을 포함하고,상기 장벽층은, 상기 리세스 영역을 통해 상기 버퍼층의 일부와 접하고, 상기 공간층 위에 형성되는 것을 특징으로 하는 질화물 반도체 소자
|
| 2 |
2
제1 항에 있어서,상기 장벽층 상에 형성되는 소스 전극 및 드레인 전극을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자
|
| 3 |
3
제2 항에 있어서,상기 소스 전극, 드레인 전극, 및 게이트 전극이 접촉되지 아니한 상기 장벽층 위에 형성되는 산화막층;을 더 포함하는 질화물 반도체 소자
|
| 4 |
4
제1 항에 있어서,상기 리세스 영역의 폭은, 상기 게이트 전극의 폭 이하인 것을 특징으로 하는 질화물 반도체 소자
|
| 5 |
5
제1 항에 있어서,상기 리세스 영역의 폭은, 0
|
| 6 |
6
제5 항에 있어서,상기 게이트 전극의 길이는, 0
|
| 7 |
7
제1 항에 있어서,상기 p형 질화물층은,그 두께가 1 내지 200 나노미터인 것을 특징으로 하는 질화물 반도체 소자
|
| 8 |
8
제1 항에 있어서,상기 p형 질화물을 이루는 도핑 물질은, 마그네슘 또는 이와 치환가능한 물질이고,그 도핑농도는 1e17 내지 2e20 atoms/cm3인 것을 특징으로 하는 질화물 반도체 소자
|
| 9 |
9
제1 항에 있어서,상기 공간층은,알루미늄 나이트라이드로 이루어지고, 그 두께는 0
|
| 10 |
10
제1 항에 있어서,상기 장벽층은,알루미늄 갈륨 나이트라이드로 이루어지고, 그 알루미늄 조성은 1 내지 40 %인 것을 특징으로 하는 질화물 반도체 소자
|
| 11 |
11
제3 항에 있어서,상기 산화막층은,실리콘 옥사이드, 하프늄 옥사이드, 알루미늄 옥사이드, 징크 옥사이드 및 갈륨 옥사이드 중 하나 이상으로 이루어지는 것인 질화물 반도체 소자
|
| 12 |
12
제3 항에 있어서,상기 산화막층의 두께는,2 내지 200 나노미터인 것을 특징으로 하는 질화물 반도체 소자
|
| 13 |
13
기판 위에 질화물을 이용하여 버퍼층을 형성하는 단계;상기 버퍼층 위에 알루미늄 나이트라이드를 이용하여 공간층을 형성하는 단계;상기 공간층을 식각하여 리세스 영역을 형성하는 단계;상기 공간층 및 리세스 영역 위에 장벽층을 형성하는 단계;상기 장벽층 상에 일정 폭을 가지며 p형 질화물로 이루어지는 p형 질화물층을 형성하는 단계;상기 p형 질화물층 상에 게이트 전극을 형성하는 단계; 및상기 장벽층 위에 소스 전극 및 드레인 전극을 접촉하는 단계;를 포함하되,상기 장벽층은, 상기 리세스 영역을 통해 상기 버퍼층의 일부와 접하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 14 |
14
기판 위에 질화물을 이용하여 버퍼층을 형성하는 단계;상기 버퍼층 위에 알루미늄 나이트라이드를 선택적으로 성장하여 리세스 영역을 포함하는 공간층을 형성하는 단계;상기 공간층 위에 장벽층을 형성하는 단계;상기 장벽층 상에 일정 폭을 가지며 p형 질화물로 이루어지는 p형 질화물층을 형성하는 단계;상기 p형 질화물층 상에 게이트 전극을 형성하는 단계; 및상기 장벽층 위에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하되,상기 장벽층은, 상기 리세스 영역을 통해 상기 버퍼층의 일부와 접하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 15 |
15
제14 항에 있어서,상기 공간층을 형성하는 단계는,상기 버퍼층 위에 산화막을 증착하는 과정;상기 산화막 위에 상기 리세스 영역을 정의하고, 상기 리세스 영역 이외의 영역을 제거하는 과정;상기 알루미늄 나이트라이드를 증착하는 과정; 및상기 산화막을 제거하는 과정;을 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 16 |
16
삭제
|
| 17 |
17
제14 항에 있어서,상기 p형 질화물층을 형성하는 단계는,상기 장벽층 위에 상기 p형 질화물을 증착하는 과정;상기 일정 폭을 가지는 게이트 메탈 마스크를 형성하여 게이트 영역을 정의하는 과정; 및상기 게이트 영역을 제외한 나머지 영역을 식각하는 과정;을 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 18 |
18
제14 항에 있어서,상기 리세스 영역의 폭은, 상기 게이트 전극의 폭 이하인 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 19 |
19
제14 항에 있어서,상기 리세스 영역의 폭은, 0
|
| 20 |
20
제17 항에 있어서,상기 p형 질화물층을 형성하는 단계는,마그네슘 또는 이와 치환가능한 물질을 이용하여 1 내지 200 나노미터의 두께를 가지도록 하고, 그 도핑농도가 1e17 내지 2e20 atoms/cm3가 되도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 21 |
21
제13 항 내지 제15 항 중 어느 한 항에 있어서,상기 공간층을 형성하는 단계는,알루미늄 나이트라이드를 이용하여 0
|
| 22 |
22
제13 항 내지 제15 항 중 어느 한 항에 있어서,상기 장벽층을 형성하는 단계는,알루미늄 갈륨 나이트라이드를 이용하고, 그 알루미늄 조성이 1 내지 40 %가 되도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 23 |
23
제13 항 내지 제15 항 중 어느 한 항에 있어서,상기 소스 전극, 드레인 전극, 및 게이트 전극이 접촉되지 아니한 상기 장벽층 위에 산화막층을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법
|
| 24 |
24
제23 항에 있어서,상기 산화막층을 형성하는 단계는,실리콘 옥사이드, 하프늄 옥사이드, 알루미늄 옥사이드, 징크 옥사이드 및 갈륨 옥사이드 중 하나 이상을 이용하여, 2 내지 200 나노미터의 두께를 가지도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 25 |
25
제13 항 내지 제15 항 중 어느 한 항에 있어서,상기 게이트 전극, 소스 전극, 및 드레인 전극을 형성하는 단계는,오믹 접촉에 의해 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 26 |
26
제13 항 내지 제15 항 중 어느 한 항에 있어서,상기 각 층들을 형성하는 단계는,금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
