| 1 |
1
금속 기판 상에 그래핀을 형성하는 단계;상기 그래핀 상에 다결정질 실리콘을 형성하는 단계;상기 다결정질 실리콘을 이용하여 소자 구조를 제작하는 단계;상기 소자 구조 상에 최종 기판을 부착하는 단계; 및상기 금속 기판을 분리하는 단계를 포함하여 구성되는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 2 |
2
제 1항에 있어서, 상기 다결정질 실리콘을 형성하는 단계는, 상기 그래핀 상에 비정질 실리콘을 형성하는 단계; 및상기 비정질 실리콘을 열처리하는 단계를 포함하는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 3 |
3
제 1항에 있어서, 상기 금속 기판을 분리하여 드러난 그래핀을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 4 |
4
제 1항에 있어서, 상기 그래핀과 다결정질 실리콘 사이에, 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 5 |
5
제 1항에 있어서, 상기 금속 기판을 분리하는 단계는, 전기 분해 과정에 의하여 분리하는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 6 |
6
제 1항에 있어서, 상기 소자 구조는, 박막 트랜지스터 소자 구조인 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 7 |
7
제 1항에 있어서, 상기 소자 구조를 형성하는 단계는,상기 다결정질 실리콘을 이용하여 소스, 채널 및 드레인 영역을 형성하는 단계;상기 소스, 채널 및 드레인 영역 상에 게이트 절연체를 형성하는 단계; 및상기 게이트 절연체 상의 채널 영역 상측에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 8 |
8
제 1항에 있어서, 상기 그래핀에 전기적으로 연결되는 유기 발광층을 형성하는 단계; 및상기 유기 발광층 상에 애노드 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 반도체 소자의 제조 방법
|
| 9 |
9
기판;상기 기판 상에 위치하는 게이트 절연체;상기 기판과 게이트 절연체 사이에 위치하는 접착층;상기 게이트 절연체 상에 위치하는 소스, 드레인 및 채널 영역;상기 게이트 절연체와 접하고, 상기 채널 영역과 대응되는 위치에 위치하는 게이트 전극; 및상기 소스 및 드레인 영역 중 적어도 어느 하나와 연결되는 그래핀 전극을 포함하여 구성되는 것을 특징으로 하는 실리콘 반도체 소자
|
| 10 |
10
제 9항에 있어서, 상기 게이트 전극은, 상기 접착층 내부에 위치하는 것을 특징으로 하는 실리콘 반도체 소자
|
| 11 |
11
기판;상기 기판 상에 위치하는 게이트 절연체;상기 기판과 게이트 절연체 사이에 위치하는 접착층;상기 게이트 절연체 상에 위치하는 소스, 드레인 및 채널 영역;상기 게이트 절연체와 접하고, 상기 채널 영역과 대응되는 위치에 위치하는 게이트 전극;상기 소스 및 드레인 영역 중 적어도 어느 하나와 연결되는 그래핀 전극;상기 그래핀 전극과 전기적으로 연결되는 유기 발광층; 및상기 유기 발광층 상에 위치하는 애노드 전극을 포함하여 구성되는 것을 특징으로 하는 유기 발광 다이오드
|
| 12 |
12
제 11항에 있어서, 상기 그래핀 전극과 상기 유기 발광층 사이에는 연결 전극이 더 포함되는 것을 특징으로 하는 유기 발광 다이오드
|
