맞춤기술찾기

이전대상기술

질화물 반도체 소자 및 그 제조 방법

  • 기술번호 : KST2015071230
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 명세서는, 순차적으로 적층된 GaN 층, AlGaN 층, p-GaN 층 및 상기 p-GaN층이 일부 산화되어 형성된 게이트 절연막(또는 산화막)을 포함하는 질화물 반도체 소자 및 그 제조방법을 제공한다. 이를 위하여, 일 실시예에 따른 반도체 소자는, GaN 층; 상기 GaN 층 상에 형성되는 AlGaN 층; 상기 AlGaN 층 상에 형성되는 p-GaN 층; 상기 p-GaN 층 상에 형성되는 게이트 산화막층; 상기 게이트 산화막층 상에 형성되는 게이트 전극; 및 상기 AlGaN 층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극을 포함할 수 있다.
Int. CL H01L 29/778 (2006.01.01) H01L 29/51 (2006.01.01) H01L 21/28 (2006.01.01) H01L 29/66 (2006.01.01) H01L 29/20 (2006.01.01)
CPC H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01)
출원번호/일자 1020130050178 (2013.05.03)
출원인 엘지전자 주식회사
등록번호/일자 10-2067596-0000 (2020.01.13)
공개번호/일자 10-2014-0131167 (2014.11.12) 문서열기
공고번호/일자 (20200217) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.04.30)
심사청구항수 28

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김웅선 대한민국 서울특별시 서초구
2 장태훈 대한민국 서울특별시 서초구
3 신종훈 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.05.03 수리 (Accepted) 1-1-2013-0394200-51
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2018.04.30 수리 (Accepted) 1-1-2018-0429172-53
4 의견제출통지서
Notification of reason for refusal
2019.05.21 발송처리완료 (Completion of Transmission) 9-5-2019-0360182-40
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.07.15 수리 (Accepted) 1-1-2019-0723382-98
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.07.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0723388-61
7 등록결정서
Decision to grant
2019.10.21 발송처리완료 (Completion of Transmission) 9-5-2019-0762379-55
8 [명세서등 보정]보정서(심사관 직권보정)
2020.02.12 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-5003086-42
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
GaN 층;상기 GaN 층 상에 형성되는 AlGaN 층;상기 AlGaN 층 상에 형성되는 p-GaN 층;상기 p-GaN 층 상에 형성되는 게이트 산화막층;상기 게이트 산화막층 상에 형성되는 게이트 전극; 및상기 AlGaN 층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극을 포함하고,상기 게이트 산화막층은,상기 p-GaN층의 일부가 산화되어 형성되는 것을 특징으로 하는 반도체 소자
2 2
삭제
3 3
제1항에 있어서, 상기 게이트 산화막층은,상기 p-GaN층이 광전기화학(PEC, photoelectrochemical) 방법을 근거로 산화되어 형성되는 것인 반도체 소자
4 4
제1항에 있어서, 상기 게이트 산화막층은,GaOx로 이루어지고,상기 x는 0
5 5
제4항에 있어서, 상기 게이트 산화막층은,Ga2O3로 이루어진 것인 반도체 소자
6 6
제1항에 있어서, 상기 게이트 산화막층의 두께는,0
7 7
제1항에 있어서, 상기 게이트 산화막층은,상기 p-GaN층의 상부 및 양 측면을 둘러싸도록 형성되는 것인 반도체 소자
8 8
제1항에 있어서, 상기 p-GaN 층은,p형 도펀트로 도핑되어 형성되되,상기 p형 도펀트는,Mg 및 Zn 중 적어도 하나인 것인 반도체 소자
9 9
제8항에 있어서, 상기 p형 도펀트의 농도는,1e12/cm3 ~ 1e21/cm3 인 것인 반도체 소자
10 10
제1항에 있어서, 상기 p-GaN 층의 두께는,1 nm ~ 1 um인 것인 반도체 소자
11 11
제1항에 있어서, 상기 GaN층의 두께는,0
12 12
제1항에 있어서, 상기 GaN층은,Mg, C 및 Fe 중 적어도 하나의 도펀트로 도핑되고,상기 적어도 하나의 도펀트 농도는,1e16/cm3 ~ 5e20/cm3인 것인 반도체 소자
13 13
제1항에 있어서, 상기 AlGaN층의 두께는,2nm ~ 100nm인 것인 반도체 소자
14 14
제1항에 있어서,상기 AlGaN층 상에 형성되는 GaN 캡층을 더 포함하는 것을 특징으로 하는 반도체 소자
15 15
제14항에 있어서, 상기 GaN 캡층의 두께는,2nm ~ 10nm인 것인 반도체 소자
16 16
제1항에 있어서, 상기 GaN층은,버퍼층 상에 형성되는 것인 반도체 소자
17 17
제16항에 있어서, 상기 버퍼층은,AlN, AlGaN 및 초격자(superlattice) 구조 중 적어도 하나로 이루어지는 것인 반도체 소자
18 18
제16항에 있어서, 상기 버퍼층은,기판 상에 형성되는 것인 반도체 소자
19 19
제18항에 있어서, 상기 기판은,Si, SiC, Sapphire 및 GaN 중 적어도 하나로 이루어지는 것인 반도체 소자
20 20
기판 상에 버퍼층을 형성시키는 단계;상기 버퍼층 상에 GaN층을 형성시키는 단계;상기 GaN 층 상에 AlGaN 층을 형성시키는 단계;상기 AlGaN 층 상에 p-GaN 층을 형성시키는 단계;상기 p-GaN 층의 일부를 식각하여 오픈된 AlGaN층 상에 서로 분리된 소스 전극 및 드레인 전극을 형성시키는 단계;상기 p-GaN 층의 일부 영역을 산화시켜 게이트 산화막층을 형성시키는 단계; 및상기 게이트 산화막층 상에 게이트 전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법
21 21
제20항에 있어서, 상기 게이트 산화막층은,상기 p-GaN 층이 광전기화학(PEC, photoelectrochemical) 방법을 근거로 산화되어 형성되는 것인 반도체 소자의 제조방법
22 22
제20항에 있어서, 상기 게이트 산화막층은,Ga2O3로 이루어지는 것인 반도체 소자의 제조방법
23 23
제20항에 있어서, 상기 게이트 산화막층의 두께는,0
24 24
제20항에 있어서, 상기 게이트 산화막층은,상기 p-GaN층의 상부 및 양 측면을 둘러싸도록 형성되는 것인 반도체 소자의 제조방법
25 25
제20항에 있어서, 상기 p-GaN 층은,p형 도펀트로 도핑되어 형성되되,상기 p형 도펀트는,Mg 및 Zn 중 적어도 하나인 것인 반도체 소자의 제조방법
26 26
제25항에 있어서, 상기 p형 도펀트의 농도는,1e12/cm3 ~ 1e21/cm3 인 것인 반도체 소자의 제조방법
27 27
제20항에 있어서, 상기 p-GaN 층의 두께는,1 nm ~ 1 um인 것인 반도체 소자의 제조방법
28 28
제20항에 있어서, 상기 버퍼층, 상기 GaN층, 상기 AlGaN층 및 p-GaN층 중적어도 하나는,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자의 제조방법
29 29
기판 상에 버퍼층을 형성시키는 단계;상기 버퍼층 상에 GaN층을 형성시키는 단계;상기 GaN 층 상에 AlGaN 층을 형성시키는 단계;상기 AlGaN 층 상에 p-GaN 층을 형성시키는 단계;상기 p-GaN 층의 상부 영역을 산화시켜 게이트 산화막층을 형성시키는 단계;상기 게이트 산화막층 및 상기 p-GaN 층의 일부를 식각하여 오픈된 AlGaN층 상에 서로 분리된 소스 전극 및 드레인 전극을 형성시키는 단계; 및상기 게이트 산화막층 상에 게이트 전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.