맞춤기술찾기

이전대상기술

질화물 반도체 소자 및 그 제조 방법

  • 기술번호 : KST2015071677
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 명세서는, 핵생성층 및 채널층 사이에 InAlGaN 중간층을 성장시켜, 기판과 핵생성층 사이의 격자상수 차에 의해 발생하는 결함과 전위들의 진행을 억제하는 구조를 가지는 반도체 소자 및 그 제조방법을 제공한다. 이를 위하여, 일 실시예에 따른 반도체 소자는, AlN 층; 상기 AlN 층 상에 형성된 InAlGaN 중간층; 상기 InAlGaN 중간층 상에 형성된 GaN 채널층; 및 상기 GaN 채널층 상에 형성된 AlGaN 장벽층을 포함할 수 있다.
Int. CL H01L 29/778 (2006.01.01) H01L 29/66 (2006.01.01) H01L 29/20 (2006.01.01)
CPC H01L 29/778(2013.01) H01L 29/778(2013.01) H01L 29/778(2013.01)
출원번호/일자 1020130073271 (2013.06.25)
출원인 엘지전자 주식회사
등록번호/일자 10-2111459-0000 (2020.05.11)
공개번호/일자 10-2015-0000753 (2015.01.05) 문서열기
공고번호/일자 (20200515) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.06.25)
심사청구항수 27

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 황의진 대한민국 서울특별시 서초구
2 장태훈 대한민국 서울특별시 서초구
3 김준호 대한민국 서울특별시 서초구
4 김재무 대한민국 서울특별시 서초구
5 조성무 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.06.25 수리 (Accepted) 1-1-2013-0569290-09
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2018.06.25 수리 (Accepted) 1-1-2018-0623049-41
4 의견제출통지서
Notification of reason for refusal
2019.07.29 발송처리완료 (Completion of Transmission) 9-5-2019-0541130-22
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.09.19 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0960265-02
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.09.19 수리 (Accepted) 1-1-2019-0960260-74
7 거절결정서
Decision to Refuse a Patent
2020.01.30 발송처리완료 (Completion of Transmission) 9-5-2020-0070566-13
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2020.03.02 수리 (Accepted) 1-1-2020-0222397-23
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2020.03.02 보정승인 (Acceptance of amendment) 1-1-2020-0222408-48
10 등록결정서
Decision to Grant Registration
2020.03.27 발송처리완료 (Completion of Transmission) 9-5-2020-0224514-73
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
AlN 층;상기 AlN 층 상에 형성된 InAlGaN 중간층;상기 InAlGaN 중간층 상에 형성된 GaN 채널층; 및상기 GaN 채널층 상에 형성된 AlGaN 장벽층을 포함하고,상기 InAlGaN 중간층 및 상기 GaN 채널층 사이에 위치하는 초격자층을 더 포함하며,상기 초격자층은, 서로 다른 2개의 제 1 박막층 및 제 2 박막층이 적층된 초격자 박막층이 복수개 적층되어 형성되고,상기 AlN층은,서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함하며,상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는,2 ~ 5인 것을 특징으로 하는 반도체 소자
2 2
제1항에 있어서, InAlGaN 중간층의 조성은,InxAlyGa1-x-yN으로 표현되고,0 003c# x 003c#0
3 3
제2항에 있어서, 상기 InAlGaN 중간층의 In의 조성 x는,상기 InAlGaN 중간층의 성장 방향으로 유지되거나 감소되는 것인 반도체 소자
4 4
제2항에 있어서, 상기 InAlGaN 중간층의 Al의 조성 y는,상기 InAlGaN 중간층의 성장 방향으로 유지되거나 감소되는 것인 반도체 소자
5 5
제2항에 있어서, 상기 x 및 y 중 적어도 하나는,상기 InAlGaN 중간층의 성장 방향으로 불연속적으로 감소되는 것인 반도체 소자
6 6
제3항 내지 제5항 중 어느 한 항에 있어서, 상기 InAlGaN 중간층의 성장 방향은,[0 0 1] 격자 방향인 것인 반도체 소자
7 7
제1항에 있어서, 상기 InAlGaN 중간층의 두께는,100nm ~ 1000nm인 것인 반도체 소자
8 8
삭제
9 9
삭제
10 10
제1항에 있어서, 상기 제 1 박막층은,AlN으로 이루어지고,상기 제 2 박막층은,GaN으로 이루어지는 것인 반도체 소자
11 11
제10항에 있어서, 상기 제 1 박막층에 포함된 Al의 조성은,50% ~ 99%인 것인 반도체 소자
12 12
제1항에 있어서, 상기 제 1 박막층의 두께는,2nm ~ 10nm이고,상기 제 2 박막층의 두께는,2nm ~ 100nm인 것인 반도체 소자
13 13
제1항에 있어서, 상기 적층되는 초격자 박막층의 개수는,10 ~ 300인 것인 반도체 소자
14 14
제1항에 있어서, 상기 초격자층은,p형 도펀트로 도핑되는 것을 특징으로 하는 반도체 소자
15 15
제14항에 있어서, 상기 p형 도펀트는,Mg, C 및 Fe 중 적어도 하나인 것인 반도체 소자
16 16
제14항에 있어서, 상기 p형 도펀트의 농도는,1e16/cm3 ~ 5e20/cm3 인 것인 반도체 소자
17 17
제14항에 있어서, 상기 p형 도펀트의 농도는,상기 초격자층의 적층 방향으로 점층적으로 감소되는 것인 반도체 소자
18 18
삭제
19 19
삭제
20 20
제1항에 있어서, 상기 AlN층의 두께는,1 nm ~ 20 nm인 것인 반도체 소자
21 21
제1항에 있어서, 상기 GaN 채널층의 두께는,0
22 22
제1항에 있어서, 상기 GaN 채널층은,C, Fe, Mg 및 Mn 중 적어도 하나의 도펀트로 도핑되는 것인 반도체 소자
23 23
제22항에 있어서, 상기 적어도 하나의 도펀트 농도는,1e18/cm3 ~ 5e20/cm3인 것인 반도체 소자
24 24
제1항에 있어서, 상기 AlGaN 장벽층의 Al의 조성은,10% ~ 30%인 것인 반도체 소자
25 25
제1항에 있어서, 상기 AlGaN 장벽층의 두께는,10nm ~ 50nm인 것인 반도체 소자
26 26
제1항에 있어서, 상기 AlN층은,기판 상에 형성되는 것인 반도체 소자
27 27
제26항에 있어서, 상기 기판은,Si, SiC, Sapphire 및 AlN 중 적어도 하나로 이루어지는 것인 반도체 소자
28 28
기판 상에 AlN층을 형성시키는 단계;상기 AlN 층 상에 InAlGaN 중간층을 형성시키는 단계;상기 InAlGaN 중간층 상에 GaN 채널층을 형성시키는 단계; 및상기 GaN 채널층 상에 AlGaN 장벽층을 형성시키는 단계를 포함하고,상기 InAlGaN 중간층 및 상기 GaN 채널층 사이에 초격자층을 형성시키는 단계를 더 포함하며,상기 초격자층은,서로 다른 2개의 제 1 박막층 및 제 2 박막층이 적층된 초격자 박막층이 복수개 적층되어 형성되고,상기 AlN층은,서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함하며,상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는,2 ~ 5인 것을 특징으로 하는 반도체 소자의 제조방법
29 29
제28항에 있어서, 상기 InAlGaN 중간층의 조성은,InxAlyGa1-x-yN으로 표현되고,0 003c# x 003c#0
30 30
제28항에 있어서, 상기 AlN층, 상기 InAlGaN 중간층, 상기 GaN 채널층 및 상기 AlGaN 장벽층 중 적어도 하나는,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자의 제조방법
31 31
삭제
32 32
삭제
33 33
제28항에 있어서, 상기 제 1 박막층은,AlN으로 이루어지고,상기 제 2 박막층은,GaN으로 이루어지는 것인 반도체 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.