맞춤기술찾기

이전대상기술

질화물 반도체 소자 및 그 제조 방법

  • 기술번호 : KST2015071818
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 명세서는, 이종접합 구조의 HFET 소자를 제작하면서 발생하는 누설 전류 증가와 항복 전압 감소를 최소화하기 위한 AlN/AlGaN/GaN 구조의 다중 버퍼층(multi-buffer)을 가지는 질화물 반도체 전력 소자 및 그 제조 방법을 제공한다. 이를 위하여, 일 실시예에 따른 반도체 소자는, 버퍼층; 상기 버퍼층 상에 형성된 다중 버퍼층; 상기 다중 버퍼층 상에 형성된 GaN 채널층; 상기 GaN 채널층 상에 형성된 AlGaN 장벽층을 포함하되, 상기 다중 버퍼층은, 서로 다른 제 1 박막층, 제 2 박막층 및 제 3 박막층이 적층된 다중 박막층이 복수개 적층되어 형성된 것일 수 있다.
Int. CL H01L 29/778 (2006.01.01) H01L 29/66 (2006.01.01) H01L 29/20 (2006.01.01)
CPC H01L 29/7783(2013.01) H01L 29/7783(2013.01) H01L 29/7783(2013.01)
출원번호/일자 1020130087558 (2013.07.24)
출원인 엘지전자 주식회사
등록번호/일자 10-2077674-0000 (2020.02.10)
공개번호/일자 10-2015-0012119 (2015.02.03) 문서열기
공고번호/일자 (20200214) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.07.03)
심사청구항수 32

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조성무 대한민국 서울특별시 서초구
2 김준호 대한민국 서울특별시 서초구
3 김재무 대한민국 서울특별시 서초구
4 장태훈 대한민국 서울특별시 서초구
5 황의진 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.07.24 수리 (Accepted) 1-1-2013-0670614-46
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2018.07.03 수리 (Accepted) 1-1-2018-0655009-19
4 의견제출통지서
Notification of reason for refusal
2019.08.29 발송처리완료 (Completion of Transmission) 9-5-2019-0622715-54
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.10.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-1094592-15
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.10.25 수리 (Accepted) 1-1-2019-1094585-06
7 등록결정서
Decision to grant
2019.11.20 발송처리완료 (Completion of Transmission) 9-5-2019-0839827-92
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
버퍼층;상기 버퍼층 상에 형성된 다중 버퍼층;상기 다중 버퍼층 상에 형성된 GaN 채널층; 및상기 GaN 채널층 상에 형성된 AlGaN 장벽층을 포함하되,상기 버퍼층은,AlN으로 이루어진 AlN 버퍼층 및 AlGaN으로 이루어진 AlGaN 버퍼층 중 적어도 하나를 포함하고,상기 AlN 버퍼층 및 상기 AlGaN 버퍼층은 복수의 층을 포함하며,상기 복수의 층의 개수는 2~5이고상기 AlN 버퍼층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은, 적층 방향으로 감소하며,상기 다중 버퍼층은,서로 다른 제 1 박막층, 제 2 박막층 및 제 3 박막층이 적층된 다중 박막층이 복수개 적층되어 형성된 것을 특징으로 하는 반도체 소자
2 2
제1항에 있어서, 상기 버퍼층의 두께는,1 nm ~ 7 um인 것인 반도체 소자
3 3
삭제
4 4
제1항에 있어서, 상기 AlN 버퍼층은,서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함하는 것을 특징으로 하는 반도체 소자
5 5
제4항에 있어서, 상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는,2 ~ 5인 것인 반도체 소자
6 6
제4항에 있어서, 상기 AlN 버퍼층은,저온으로 성장된 제 1 AlN층; 및상기 제 1 AlN층 상에 형성되고, 고온으로 성장된 제 2 AlN층을 포함하는 것인 반도체 소자
7 7
제1항에 있어서, 상기 AlGaN 버퍼층은,Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층을 포함하는 것인 반도체 소자
8 8
제7항에 있어서, 상기 Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층의 개수는,2 ~ 5인 것인 반도체 소자
9 9
제1항에 있어서, 상기 AlN 버퍼층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은,적층 방향으로 특정 기울기를 가지고 연속적으로 감소되는 것인 반도체 소자
10 10
제1항에 있어서, 상기 AlN 버퍼층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은,적층 방향으로 불연속적으로 감소되는 것인 반도체 소자
11 11
제1항에 있어서, 상기 제 1 박막층, 상기 제 2 박막층 및 상기 제 3 박막층 중 적어도 하나의 두께는,5 nm ~ 35 nm인 것인 반도체 소자
12 12
제1항에 있어서, 상기 제 1 박막층은,AlN으로 이루어지고,상기 제 2 박막층은,AlGaN으로 이루어지고,상기 제 3 박막층은,GaN으로 이루어지는 것인 반도체 소자
13 13
제1항에 있어서, 상기 적층되는 다중 박막층의 개수는,20 ~ 100인 것인 반도체 소자
14 14
제1항에 있어서, 상기 다중 버퍼층은,p형 도펀트로 도핑되는 것을 특징으로 하는 반도체 소자
15 15
제14항에 있어서, 상기 p형 도펀트는,Mg, C 및 Fe 중 적어도 하나인 것인 반도체 소자
16 16
제14항에 있어서, 상기 p형 도펀트의 농도는,3e17/cm3 ~ 1e20/cm3 인 것인 반도체 소자
17 17
제14항에 있어서, 상기 p형 도펀트의 농도는,상기 다중 버퍼층의 적층 방향에 따라 감소되는 것인 반도체 소자
18 18
제1항에 있어서, 상기 GaN 채널층의 두께는,1um ~ 3um인 것인 반도체 소자
19 19
제1항에 있어서, 상기 GaN 채널층은,Mg, C 및 Fe 중 적어도 하나의 도펀트로 도핑되는 것인 반도체 소자
20 20
제19항에 있어서, 상기 적어도 하나의 도펀트 농도는,3e17/cm3 ~ 1e20/cm3인 것인 반도체 소자
21 21
제1항에 있어서, 상기 AlGaN 장벽층의 두께는,10nm ~ 30nm인 것인 반도체 소자
22 22
제1항에 있어서, 상기 AlN층은,기판 상에 형성되는 것인 반도체 소자
23 23
제22항에 있어서, 상기 기판은,Si, SiC, Sapphire 및 GaN 중 적어도 하나로 이루어지는 것인 반도체 소자
24 24
제1항에 있어서, 상기 AlGaN 장벽층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극 및게이트 전극을 더 포함하는 것을 특징으로 하는 반도체 소자
25 25
기판 상에 버퍼층을 형성시키는 단계;상기 버퍼층 상에 다중 버퍼층을 형성시키는 단계;상기 다중 버퍼층 상에 GaN 채널층을 형성시키는 단계; 및상기 GaN 채널층 상에 AlGaN 장벽층을 형성시키는 단계를 포함하되,상기 버퍼층은,AlN으로 이루어진 AlN 버퍼층 및 AlGaN으로 이루어진 AlGaN 버퍼층 중 적어도 하나를 포함하고,상기 AlN 버퍼층 및 상기 AlGaN 버퍼층은 복수의 층을 포함하며,상기 복수의 층의 개수는 2~5이고상기 AlN 버퍼층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은, 적층 방향으로 감소하며,상기 다중 버퍼층은,서로 다른 제 1 박막층, 제 2 박막층 및 제 3 박막층이 적층된 다중 박막층이 복수개 적층되어 형성된 것을 특징으로 하는 반도체 소자의 제조방법
26 26
제25항에 있어서, 상기 버퍼층, 상기 다중 버퍼층, 상기 GaN 채널층 및 상기 AlGaN장벽층 중 적어도 하나는,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자의 제조방법
27 27
삭제
28 28
제25항에 있어서, 상기 제 1 박막층, 상기 제 2 박막층 및 상기 제 3 박막층 중 적어도 하나의 두께는,5 nm ~ 35 nm인 것인 반도체 소자의 제조방법
29 29
제25항에 있어서, 상기 제 1 박막층은,AlN으로 이루어지고,상기 제 2 박막층은,AlGaN으로 이루어지고,상기 제 3 박막층은,GaN으로 이루어지는 것인 반도체 소자의 제조방법
30 30
제25항에 있어서, 상기 적층되는 다중 박막층의 개수는,20 ~ 100인 것인 반도체 소자의 제조방법
31 31
제25항에 있어서, 상기 다중 버퍼층은,p형 도펀트로 도핑되는 것을 특징으로 하는 반도체 소자의 제조방법
32 32
제31항에 있어서, 상기 p형 도펀트는,Mg, C 및 Fe 중 적어도 하나인 것인 반도체 소자의 제조방법
33 33
제31항에 있어서, 상기 p형 도펀트의 농도는,3e17/cm3 ~ 1e20/cm3 인 것인 반도체 소자의 제조방법
34 34
제31항에 있어서, 상기 p형 도펀트의 농도는,상기 다중 버퍼층의 적층 방향에 따라 감소되는 것인 반도체 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.