1 |
1
기판;상기 기판 상에 배치되고, 누설전류 차단층을 포함하는 제1 반도체층; 상기 제1 반도체층 상에 배치되는 활성층; 및상기 활성층 상에 배치되는 제2 반도체층을 포함하는 발광구조물을 포함하고,상기 누설전류 차단층은, 상기 활성층에 인접하여 배치되고,AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층이 서로 교번적으로 반복 적층되며,상기 기판은 Si를 포함하는 것을 특징으로 하는 발광소자
|
2 |
2
제1항에 있어서,상기 누설전류 차단층은 상기 활성층에서 1 ㎛ 범위 이내에 배치되는 발광소자
|
3 |
3
제2항에 있어서,상기 제1층은,Si로 도핑되고, 그 도핑농도는 1E17/cm3 내지 1E20/cm3 인 발광소자
|
4 |
4
제3항에 있어서,상기 제2층은,Si 로 도핑되고, 그 도핑농도는 1E17/cm3~1E20/cm3 인 발광소자
|
5 |
5
제2항에 있어서,상기 제1층은 언도프(Undoped)된 층인 발광소자
|
6 |
6
제4항에 있어서,상기 제1층 들의 도핑농도는,상기 활성층에 인접할 수록 큰 것을 특징으로 하는 발광소자
|
7 |
7
제6항에 있어서,상기 제1층의 Al 조성은 0
|
8 |
8
제7항에 있어서,상기 제1층 들의 Al 조성은,상기 활성층에 인접할 수록 작은 것을 특징으로 하는 발광소자
|
9 |
9
제8항에 있어서,상기 활성층과 상기 제2반도체층 사이에는 상기 활성층 보다 큰 밴드갭 에너지를 가지는 전자 차단층을 더 포함하는 발광소자
|
10 |
10
제9항에 있어서,상기 활성층은,적어도 우물층과;상기 우물층 보다 큰 밴드갭 에너지를 가지는 장벽층을 포함하는 발광소자
|
11 |
11
제10항에 있어서,상기 제2반도체층 상에는 상기 제2반도체층에 전류를 균일하게 확산시키는 투광성 전극층을 더 포함하는 발광소자
|
12 |
12
제8항에 있어서,상기 제1층의 두께는 1nm 내지 50nm 인 발광소자
|
13 |
13
제12항에 있어서,상기 제2층이 두께는 1nm 내지 50nm 인 발광소자
|
14 |
14
제13항에 있어서,상기 누설전류 차단층은 초 격자(supper lattice) 구조를 갖는 발광소자
|
15 |
15
제13항에 있어서,상기 기판과 상기 제1반도체층 사이에는 버퍼층이 더 포함되는 발광소자
|
16 |
16
제14항에 있어서,상기 누설전류 차단층의 두께는 500nm 내지 2000nm 인 발광소자
|
17 |
17
제14항에 있어서,상기 제1반도체층은 n형 도펀트에 의해 도핑되고, 상기 제2반도체층은 p형 도펀트에 의해 도핑되는 발광소자
|
18 |
18
제1항 내지 제17항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지
|
19 |
19
제1항 내지 제17항 중 어느 한 항의 발광소자를 포함하는 조명 장치
|
20 |
20
제1항 내지 제17항 중 어느 한 항의 발광소자를 포함하는 표시장치
|