2 |
2
제1항에 있어서, 덧셈기는 다수의 래치(D1), (D2), (D3), (D4), (D5), (D6), (D7), (D8)와, 계수래치(CD1)와, 가산기(1)와, 3접점 스위치(SW1), (SW2)와 AND게이트(A1),(A2)및 익스클루시브-OR게이트(EX-OR)들로 구성하고 입력단(Xi), (Yi), (PPi), (ri)으로 데이타의 비트 흐름, 계수의 비트흐름, 이전까지 합한 결과, 최하위 비트의 콘트롤 신호가 각각 입력 되도록 하며 콘트롤 신호에 의해 적절한 시간에 계수 비트를 계수 래치(CD1)에 저장하면서 부호를 확장하도록 한 디지탈 신호처리용 실리콘 컴파일러의 비트직렬 곱셀기
|
3 |
3
제1항에 있어서, 뺄셈기는 다수의 래치(D9), (D10), (D11), (D12), (D13), (D14), (D15)와, 계수래치(CD2)와, 가산기(2)와, 3접점 스위치(SW3)와, NAND게이트(NA1) 및 OR게이트(OR)들로 구성하고 입력단(Xi), (Yi), (PPi), (ri)으로 데이타의 비트흐름, 계수의 비트흐름, 이전까지 합한 결과, 최하위 비트의 콘트롤 신호가 각각 입력되도록 한 디지탈 신호 처리용 실리콘 컴파일러의 비트 직렬곱셈기
|