1 |
1
3중화된 동기 클럭 발생수단에서 전송되어온 선택정보코드(MCC)값은 입력으로 받아 데이타를 래치하는 제 1, 제 2, 제 3 래치수단(1,5,9), 상기 제 1, 제 2, 제 3 래치수단(1, 5, 9)에 연결되어 각 래치수단(1, 5, 9)을 통해 출력되는 선택정보코드(MCC)값을 입력받아 선택 출력하는, 제 1, 제 2, 제 3 멀티플렉서(2, 6, 10), 상기 제 1, 제 2, 제 3 멀티플렉서(2, 6, 10)의 세 출력 중 각각의 출력단 하나씩에 연결되어 더하기 연산을 한 후 캐리를 출력하는 제 1, 제 2, 제 3 가산기(3,7,11),상기 제 1, 제 2, 제 3 가산기(3,7,11)의 캐리출력을 입력받아 더하기 연산처리하여 출력하는 제 4 가산기(12)를 구비한 것을 특징으로 하는 TMR논리회로
|
2 |
2
제 1 항에 있어서, 상기 제 1, 제 2, 제 3 래치회로(1, 5, 9)는, 상기 3중화된 동기 클럭 발생수단에서 전송되어온 쓰기 인에이블 신호
3
제1항에 있어서, 상기 제1, 제2, 제3래치회로(1,5,9)는, 상기 3중화된 동기 클럭 발생수단에서 전송되어온 쓰기 인에이블 신호(
4
제 1 항 또는 제 3 항에 있어서, 상기 동기 클럭 발생수단에서 전송된 쓰기 인에이블 신호WO0,WO1,WO2)를 받아들여 상기 제 1, 제 2, 제 3 멀티플렉서(2, 6, 10) 각각의 선택단자로 선택신호를 공급하기 위한 제 1, 제 2, 제 3 모니터 회로(4, 8, 13)를 더 포함하는 것을 특징으로 하는 TMR논리회로
|
5 |
5
제 1 항에 있어서, 상기 제 1 멀티플렉서(2)는 상기 제 1, 제 2 래치수단(1, 5)에 연결되고, 상기 제 2 멀티플렉서(6)는 상기 제 2, 제 3 래치수단(5, 9)에 연결되며, 상기 제 3 멀티플렉서(10)는 제 1, 제 3 래치수단(1, 9)에 연결된 것을 특징으로 하는 TMR논리회로
|
6 |
6
제 1 항에 있어서, 상기 선택정보 코드(MCC)는, 하위 2비트와 상기 제 1, 제 2 가산기(3, 7)의 출력이 하나의 정보코드에 대해 동일한 값을 갖도록 패리티 비트를 포함하는 것을 특징으로 하는 TMR논리회로
|