1 |
1
메인 메모리(5)와, 마이크로 명령에 따라서 시스템의 제반구성 요소의 동작을 제어하는 제어부(2)와, 이 제어부(2)에 제어되어 데이타 버스(4)를 통하여 제공되는 데이타의 산술연산 및 논리연산을 수행하는 자료 처리부(1)를 구비한 마이크로 컴퓨터 시스템에 있어서, 상기 제어부(2)는 데이타 버스(4)를 통하여 전달되는 명령 데이타를 지정하는 인스트럭션 레지스터(11)와, 상기 인스트럭션 레지스터(11)의 출력을 해독하여 상기 명령 데이타에 상응하는 마이크로 루틴의 시작번지를 출력하는 맵핑 PROM (12)과, 상기 명령 데이타를 처리하기 위한 복수의 마이크로 루틴을 저장하고 있는 마이크로 프로그램 메모리(13)와, 상기 맵핑 PROM(12)의 출력에 상응하게 상기 마이크로 프로그램 메모리(13)로 부터 소정의 루틴이 출력되게 하는 마이크로 프로그램 제어기(10)와, 상기 마이크로 프로그램 메모리(13)의 출력에 응답하여 상기 명령 데이타에 상응하게 카운터(15), 조건공급부(16), 극성 제어부(17) 및, 넥스트 어드레스 콘트롤러(18)의 동작수행을 제어하는 파이프 라인 레지스트(14)를 포함하며 ; 상기 자료처리부(1) 및 상기 제어부(2)의 일부 또는 전체가 하나의 칩으로 구성되되 동일한 소자의 병렬 연결로서 비트폭을 확장시킬 수 있는 것을 특징으로 하는 비트 슬라이스 소자를 이용한 마이크로 컴퓨터 시스템
|