| 1 |
1
규소기판(35) 상에 활성화 영역을 정의하고 다결정규소 게이트를 정의한 뒤 규소산화막(45,46)을 기른 후 규소질화막(48)을 증착하는 공정과, 상기 규소기판(35) 상에 두께가 500nm인 PSG(49)를 증착하고 플로잉시켜 다결정규소 게이트(47) 위의 PSG 두께가 다른 지역 위의 PSG 두께에 비하여 약 반 정도가 되게 하는 공정과, 상기 규소기판(35) 위의 PSG(49)를 반응성 이온 부식으로 다결정규소 게이트(47) 위의 PSG만을 완전히 부식시키는 공정과, 상기 규소기판(35) 위의 다결정규소 게이트(47)위의 규소질화막(48)만을 습식 부식 또는 플라즈마 부식시키는 공정과, 상기 규소기판(35) 위의 PSG(50)와 다결정규소 게이트(47) 위의 규소산화막(52)을 습식 부식시킨 후 다결정규소 게이트(55) 위에 다결정규소산화막(53)을 선택적으로 형성시키는 공정과, 상기 규소기판(35) 위의 다결정규소(53)을 POCl3 확산이나 인(P)의 이온주입으로 PSG화 하는 공정과, 상기 규소기판(35) 위의 규소질화막(54)을 습식 부식시킨 다음 CVD 규소산화막(56)을 증착하고 반응성 이온 부식을 행하여 측면벽산화막 끼우기(57)를 남기는 공정과, 상기 규소기판(35) 위에 다결정규소(61)를 증착하고 마스크 작업으로 필요한 부분만 남긴 뒤 다결정규소산화막의 인을 다결정규소(61)로 확산시켜 다결정규소 게이트(55) 위에 있는 다결정규소를 n+ 다결정규소(62)로 바꾸는 선택적 도우핑 공정과, 상기 규소기판(35) 위의 n+ 다결정규소(62)를 습식 부식으로 선택적으로 없애고 남은 다결정규소(64)에 인과 비소를 이온주입한 뒤 다결정규소산화막(67)을 기르고 규소기판(35)의 소오스/드레인 지역으로 확산시켜 DDD(double diffused drain)를 형성시켜 주는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 2 |
2
제1항에 있어서 규소기판(35) 상에 다결정규소 게이트(41)을 형성한 뒤 규소산화막(45,46)을 기른 다음 규소질화막(48)을 증착한 후 두께가 500nm인 PSG(49)를 증착하되 PSG를 플로잉시킴으로서 다결정규소 게이트(47) 위의 PSG 두께가 다른 지역의 PSG 두께에 비하여 약 반 정도가 되게 하는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 3 |
3
제1항에 있어서 상기 규소기판(35) 위의 PSG(49)를 반응성 이온 부식으로 다결정규소 게이트(47) 위의 PSG를 완전히 없애되 다른 지역에는 PSG를 약간 남겨 두는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 4 |
4
제1항에 있어서 습식 부식 또는 플라즈마 부식을 이용하여 상기 규소기판(35) 위에 잇는 다결정규소 게이트(47) 위의 질화규소막 만을 부식시켜 주는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 5 |
5
제1항에 있어서 상기 규소기판(35) 위에 있는 다결정규소 게이트(47) 위의산화막을 부식시키고 열산화를 함으로서 다결정규소 게이트(55) 위에만 두께가 300nm인 규소산화막(53)을 선택적으로 기르는 것을 특징으로 하는 모스 트랜지스터의 제조방법
|
| 6 |
6
제5항에 있어서 다결정규소 게이트(55) 위의 다결정규소산화막(53)을 이온주입이나 확산의 방법으로 PSG화 하는 것을 특징으로 하는 모스 트랜지스터의 제조방법
|
| 7 |
7
제1항에 있어서 상기 규소기판(35) 위의 규소질화막(54)을 습식 부식시킨 다음 CVD 규소산화막(56)을 증착하고 반응성 이온 부식을 행하여 측면산화막 끼우기(57)를 안정적으로 남기는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 8 |
8
제1항에 있어서 상기 규소기판(35) 위에 다결정규소를 증착하고 마스크 작업을 하여 필요한 다결정규소(61)만을 형성한 다음 다결정규소산화막(58) 속에 있는 인을 다결정규소(61)로 확산시켜 다결정규소 게이트(55) 위에 있는 다결정규소만을 n+ 다결정규소로 바꾸어 선택적으로 습식 부식하는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 9 |
9
제1항에 있어서 상기 규소기판(35) 위의 다결정규소(64)에 인과 비소를 이온주입한 후 다결정규소산화막(67)을 기르고 규소기판의 소오스/드레인 지역으로 확산시켜 DDD 구조를 형성시키는 것을 특징으로 하는 모스 트랜지스터 제조방법
|
| 10 |
10
제9항에 있어서, 다결정규소산화막(67) 위에 LPCVO 방법으로 350nm 두께의 다결정규소(75)를 증착하여 POCl3 분위기에서 n+로 도우핑 시키거나 n+이온주입을 확산시켜 n+ 다결정규소로 된 것을 특징으로 하는 모스 트랜지스터의 제조방법
|
| 11 |
11
제10항에 있어서, 다결정규소(75)를 부식시켜 기판 전극형상(76)을 남긴 것을 특징으로 하는 모스 트랜지스터의 제조방법
|
| 12 |
12
제11항에 있어서, 다결정규소산화막(77,78)과 다결정규소(76) 위에 CVD산화막(79)을 600nm의 두께로 증착한 것을 특징으로 하는 모스 트랜지스터의 제조방법
|
| 13 |
13
제12항에 있어서, CVD산화막(79)과 다결정규소산화막(78)을 부식시켜서콘택트 홀을 형성한 다음 DRAM 구조를 완성시킨 것을 특징으로 하는 모스 트랜지스터의 제조방법
|
