TUG2 신호 7개를 다중화하기 위한 C3 다중화기(1), C3신호를 VC3 타이밍에 정렬시키는 C3인터페이스 수단(2), 상기C3 다중화기(1)의 출력과 C3 인터페이스 수단의 출력을 입력으로 하여 TUG2나 C3신호의 확인 용도인 선택 제어 신호(CTID)에 따라 C3다중화기(1) 또는 C3인터페이스수단(2)을 선택하기 위한 선택 수단(3,22), 상기 선택수단93)에 연결되어 VC3패이로드와 송신경로 오버헤드를 사상하기 위한 VC3신호 사상기(7), 상기 VC3 신호 사상기(7)에 연결된 9바이트의 송신경로 오버헤드 처리기(11), 상기 송신경로 오버헤드 처리기에 연결된 송신 레지스트(12), 상기 VC3 신호 사상기(7)로부터 출력된 VC3 프레임을 AU3 프레임을 포맷으로 정렬시키기 위한 AU3 정렬기(9), AU3 프레임을 VC3프레임 포맷으로 정렬시키는 VC3정렬기(16), 상기 VC3 정렬기(16)와 상기 송신경로 오버헤드 처리기(11)에 연결된 수신경로 오버헤드 처리기(14), 상기 수신경로 오버헤드 처리기(14)와 상기 송신 레지스터(12)에 연결된 수신 레지스터(13),상기 VC3정렬기(16)와 상기 선택수단(22)에 연결되어 VC3신호에서 TUG2 신호 7개를 역다중화 하기 위한 C3 역다중확기(20), 및 상기 VC3 정렬기(16)와 상기 선택수단(22)에 연결되어 VC3 신호에서 C3 신호를 추출하기 위한 제2 C3 인터페이스 수단(21)을 구비하고 있는 것을 특징으로 하는 VC3 신호 처리기

제 1 항에 있어서, 상기 선택수단(3,22)의 선택제어신호는 "0"일 경우 TUG 2 모드로써 C3 다중화기/역다중화기(1,20)를 선택하고, "1"일 경우 C3 모드로서 C3 인터 페이스 (2,21)을 선택하는 것을 특징으로 하는 VC3 신호처리기

제 1 항에 있어서, 상기 선택 수단(3)의 출력라인과 상기 AU3 정렬기(9)의 출력라인 및 상기 송신레지스터(12)에 연결되어 송신경로의 고장을 감지하기 위한 송신경로 진단기(5)를 구비하고 있는 것을 특징으로 하는 VC3 신호감지기

제 2 항에 있어서, AU3 데이터 입력라인, 상기 VC3정렬기(16)의 출력라인 및 상기 레지스터(13)에 연결되어 수신경로의 고장을 감지하기 위한 수신경로 진단기(19)를 구비하고 잇는 것을 특징으로 하는 VC3 신호 처리기

제 4 항에 있어서, 상기 송신 레지스터(12)와 상기 수신 레지스터(13)는 CPU에 연결되어 있는 것을 특징으로 하는 VC3 신호 처리기

제 4 항에 있어서, 상기 선택수단(3)과 상기 송신경로 진단기(5)사이, 및 상기 AU3 정렬기(9)의 출력라인 상기 송신경로 진단기(5)사이에 BIP(Bit Interleaved Parity)-8 생성기(4,6)를 연결한 것을 특징으로 하는 VC3신호처리기

제 4 항에 있어서, 상기 AU3 데이터 입력라인과 상기 수신경로 진단기(18)사이, 및 상기 VC3정렬기(16)의 출력라인과 상기 수신경로 진단기(18)사이에 BIP-8 생성기(17,19)를 연결한 것을 특징으로 하는 VC3 신호처리기

제 4 항에 있어서, 상기 AU3정렬기(9)는 출력모드 제어라인에 연결되어 그 출력 모드를 3가지로 제어하며, 출력되는 데이터는 그 모드에 따라 3개의 타임슬롯중 하나를 차지하고 나머지 두 개는 3상태로 출력되는 것을 특징으로 하는 VC3 신호 처리기

제 1 항에 있어서, 상기 VC3신호 사상기(7)의 출력라인 및 입력신호 전송라인에 연결되어 상기 입력 신호가 VC3 6

제 4 항에 있어서, 상기 VC3 정렬기(16)는 AU3 데이터를 VC3 데이터로 정렬하기 위하여 쓰기 클럭의 어드레스중 최상의 비트를 하나의 출력라인을 통해, 외부에서 BLC PLL(Bit LEAKING Control Phase Locked Loop)의 비교 클럭으로 이용될 수 있도록 출력시키도록 구성되는 것을 특징으로 하는 VC3 신호처리기

제 4 항에 있어서, 상기 송신경로 오버헤드 처리기(11)는, 송신경로 오버헤드 9바이트를 다중화하여 처리하기 위한 송신경로 오버헤드 다중화기(41) 및 상기 다중화기(41)에 연결되어 VC3프레임의 첫 번째 바이트로서 VC3 통신경로의 추정용으로 이용되는 J1바이트를 송신경로 오버헤드 처리기(11)의 내부적으로는 4바이트의 레지스터를 이용하고, 송신경로 오버헤드 처리기(11)의 외부에서 J1바이트를 이용하기 위해 64Kbps의 직렬포트를 이용하는 수단을 구비하고 있는 것을 특징으로 하는 VC3 신호처리기

제 11 항에 있어서, 상기 수신경로 오버헤드 처리기(14)를 수신경로 오버헤드 역다중화기(43), 및 상기 역다중화기(43)에 연결된 J1바이트 처리기(44)를 구비하고 있는 것을 특징으로 하는 VC3 신호처리기

제 12 항에 있어서, 상기 송신경로 오버헤드 다중화기(41)와 상기 수신경로 오버헤드 역다중화기(43)는 각각 Z채널을 192Kbps 단일 채널 또는 64Kbps의 L3개 다중채널로 이용하기 위한 수단과 연결되어 있는 것을 특징으로 하는 VC3신호처리기