1 |
1
접지와 드레인이 연결된 두 공핍형 FET(J11),(J12)의 소오스는 각각 게이트에 궤환 연결하면서 증가형 FET(J13),(J14)의 드레인과 각각 연결하고, 입력단자(Vin1),(Vin2)에 게이트가 각각 연결된 증가형 FET(J13),(J14)의 소오스는 공핍형 FET(J15)의 드레인과 공통 연결하고, 소오스에 인가전원(Vss)이 공급되는 공핍형 FET(J15)의 게이트는 소오스와 궤환 연결하고, 접지와 드레인이 연결된 두 공핍형 FET(J16),(J17)의 게이트는 상기 공핍형 FET(J11),(J12)의 게이트와 각각 연결하고, 출력단자(
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호 |
10-0064285-0000 |
권리란
표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호 |
사항 |
1 |
출원 연월일 : 19901010
출원 번호 : 1019900016020
공고 연월일 : 19930515
공고 번호 : 1019930003930
특허결정(심결)연월일 : 19930730
청구범위의 항수 : 1
유별 : H03K 19/00
발명의 명칭 : 이중SCFL타입의버퍼회로
존속기간(예정)만료일 : 20030516
|
특허권자란
순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호 |
사항 |
1 |
(권리자)
재단법인한국전자통신연구소
대전시유성구...
|
등록료란
순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분 |
금 액 |
60,000 원 |
1993년 08월 10일 |
납입 |
제 4 년분 |
금 액 |
38,000 원 |
1996년 03월 29일 |
납입 |
제 5 년분 |
금 액 |
38,000 원 |
1996년 12월 06일 |
납입 |
제 6 년분 |
금 액 |
75,000 원 |
1998년 03월 13일 |
납입 |
제 7 년분 |
금 액 |
151,000 원 |
1999년 04월 30일 |
납입 |
제 8 년분 |
금 액 |
151,000 원 |
2000년 05월 02일 |
납입 |
제 9 년분 |
금 액 |
151,000 원 |
2001년 04월 27일 |
납입 |
제 10 년분 |
금 액 |
302,000 원 |
2002년 04월 30일 |
납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호 |
서류명 |
접수/발송일자 |
처리상태 |
접수/발송번호 |
1 |
출원심사청구서 |
1990.10.10 |
수리 (Accepted) |
1-1-1990-0095269-91 |
2 |
대리인선임신고서 |
1990.10.10 |
수리 (Accepted) |
1-1-1990-0095270-37 |
3 |
특허출원서 |
1990.10.10 |
수리 (Accepted) |
1-1-1990-0095268-45 |
4 |
출원공고결정서 |
1993.04.19 |
발송처리완료 (Completion of Transmission) |
1-5-1990-0049097-15 |
5 |
출원공고결정서 |
1993.04.19 |
발송처리완료 (Completion of Transmission) |
1-5-1990-0049096-69 |
6 |
등록사정서 |
1993.07.30 |
발송처리완료 (Completion of Transmission) |
1-5-1990-0049098-50 |
7 |
출원인정보변경(경정)신고서 |
2001.04.19 |
수리 (Accepted) |
4-1-2001-0046046-20 |
8 |
출원인정보변경(경정)신고서 |
2002.08.08 |
수리 (Accepted) |
4-1-2002-0065009-76 |
9 |
출원인정보변경(경정)신고서 |
2009.08.04 |
수리 (Accepted) |
4-1-2009-5150899-36 |
10 |
출원인정보변경(경정)신고서 |
2015.02.02 |
수리 (Accepted) |
4-1-2015-0006137-44 |
이전대상기술 뷰 페이지 관련기술 표
[KST2015073457][한국전자통신연구원] |
TMR논리회로 |
새창보기
|
[KST2017014080][한국전자통신연구원] |
비대칭 보상 회로를 포함하는 차동 드라이버 회로(DIFFERENTIAL DRIVING CIRCUIT COMPRISING ASYMMETRY COMPENSATION CIRCUIT) |
새창보기
|
[KST2015074380][한국전자통신연구원] |
3중첩메모리의장애검출및제거회로 |
새창보기
|
[KST2015098110][한국전자통신연구원] |
지연회로를이용한그라운드바운싱개선회로 |
새창보기
|
[KST2015074551][한국전자통신연구원] |
차동논리회로 |
새창보기
|
[KST2015095246][한국전자통신연구원] |
프로그램이가능한입/출력패드셀 |
새창보기
|
[KST2018004430][한국전자통신연구원] |
온도-효과-역전 현상을 사용하는 네트워크-온-칩 및 그것의 동작 방법(NETWORK-ON-CHIP USING TEMPERATURE-EFFECT-INVERSION AND OPERATION METHOD THEREOF) |
새창보기
|
[KST2015073484][한국전자통신연구원] |
클럭선택회로 |
새창보기
|
[KST2015075149][한국전자통신연구원] |
인버터기능을갖는프로그램이가능한양방향성버퍼 |
새창보기
|
[KST2015100870][한국전자통신연구원] |
동기화 회로 |
새창보기
|
[KST2015073491][한국전자통신연구원] |
레벨이동회로 |
새창보기
|
[KST2015096626][한국전자통신연구원] |
능동부하를사용한ECL논리회로 |
새창보기
|
[KST2020009937][한국전자통신연구원] |
온도 효과 역전 현상을 이용하는 네트워크 온 칩 |
새창보기
|
[KST2015086869][한국전자통신연구원] |
레벨 시프트 회로 |
새창보기
|
[KST2015088420][한국전자통신연구원] |
입출력 포트 회로 |
새창보기
|
[KST2015078160][한국전자통신연구원] |
전류제어 가변 지연 회로 |
새창보기
|
[KST2015099545][한국전자통신연구원] |
3-상태출력버퍼회로 |
새창보기
|
[KST2015088605][한국전자통신연구원] |
칩선택단자쌍을구비한반도체장치 |
새창보기
|
[KST2015095415][한국전자통신연구원] |
트리상태출력버퍼회로의반도체제조방법 |
새창보기
|
[KST2015080571][한국전자통신연구원] |
가변 이득 증폭기의 출력버퍼 |
새창보기
|
[KST2015102049][한국전자통신연구원] |
광대역 노이즈 억제를 위한 전력분배회로망 |
새창보기
|
[KST2018006666][한국전자통신연구원] |
반도체 장치 및 그것의 동작 방법(SEMICONDUCTOR DEVICE AND METHOD OF OPERATION THE SAME) |
새창보기
|
[KST2015075515][한국전자통신연구원] |
오프셋 트리밍 장치 |
새창보기
|
[KST2015100576][한국전자통신연구원] |
버퍼초기화펄스생성장치 |
새창보기
|
[KST2015081595][한국전자통신연구원] |
파워 게이팅 회로를 구비한 반도체 집적회로 장치 |
새창보기
|
[KST2015075163][한국전자통신연구원] |
작은 정현파 입력의 디지탈 논리레벨 변환회로 |
새창보기
|
[KST2015098080][한국전자통신연구원] |
글리치제거회로 |
새창보기
|
[KST2017013188][한국전자통신연구원] |
초저전압 디지털 회로 및 그것의 동작 방법(ULTRA LOW VOLTAGE DIGITAL CIRCUIT AND OPERATION METHOD THEREOF) |
새창보기
|
|