클럭 펄스를 동상 및 역상 클럭 펄스로 발생시키는 동상 및 역상 클럭 펄스 발생수단과, 상기 동상 및 역상 클럭 펄스 발생수단에서 출력하는 동상 및 역상 클럭을 입력받아, 입력되는 데이터를 상기 동상 및 역상 클럭 펄스를 이용하여 리타이밍하는 1차 리타이밍 수단과, 상기 동상 및 역상 클럭 펄스 발생수단으로부터의 역상펄스를 클릭으로 입력받고, 상기 1차 리타이밍 수단의 출력중 동상 클럭 펄스로 리타이밍된 데이터를 입력받아 역상 클럭 펄스를 이용하여 다시 리타이밍하는 2차 리타이밍 수단과, 상기 1차 리타이밍 수단의 출력을 입력받아 상기 동상 클럭 펄스로 1차 리타이밍된 데이터와, 상기 역상 를럭 펄스로 1차 리타이밍된 데이터와의 위상차를 검출하여 입력되는 데이터에서 천이가 있을 때마다 펄스를 발생시키는 천이 검출 계수(count) 펄스 발생수단과, 상기 2차 리타이밍 수단의 출력인 2차 리타이밍된 데이터와, 상기 1차 리타이밍 수다의 출력중 역상 클럭 펄스로 1차 리타이밍된 데이터를 입력받아 위상을 비교하고 위상차를 검출하여 리타이밍하는 클럭 펄스의 위상 상태를 출력하는 상승 또는 하강 계수 표시수단을 구비하여 ; 리타이밍하는 클럭 펄스의 천이의 위상과 입력되는 데이터 비트의 단위 간격 중앙의 위상을 비교하여 결과를 디지틀적으로 출력할 수 있도록 한 것을 특징으로 하는 비트 동기를 위한 디지틀 위상 검출기

제1항에 있어서, 상기 1차 리타이밍 수단은, 제1 및 제2D플립플롭(U1,U3)을 포함하고 있고, 상기 제1D플릭플롭(U1)은 상기 동상 및 역상 클럭 펄스 발생수단의 출력중 동상 클럭 펄스를 클럭 펄스 입력단자(CP1)로 입력받고 데이터 입력단자(Dl)는 입력 NRZ 데이터를 입력받으며, 상기 제2D플립플롭(U3)은 상기 동상 및 역상 클럭 펄스 발생수단의 출력중 역상 클럭 죌스를 를럭 펄스 입력단자(CP3)로 입력받고 데이터 입력단자(D3)는 입력 NRZ 데이터를 입력받으며 ; 상기 2차 리타이밍 수단은, 제3D플립플롭(U2)을 포함하고 있고, 상기 제3D플립플롭(U2)은 상기 동상 및 역상 클럭 펄스 발생수단의 역상 클럭 펄스를 클럭 펄스 입력단자(CP2)로 입력받고 데이터 입력단자(D2)는 상기 1차 리타이밍 수단의 출력중 동상 클럭 펄스로 리타이밍된 데이타를 입력받으며 ; 상기 천이 검출 계수 펄스 발생 수단은, 배타적 NOR 처리수단(U6)를 포함하고 있고 상기 배타적 NOR처리수단(U6)은 상기 1차 리타이밍 수단의 제ID플립플롭(Ul)의 출력(Q1)과 제2D플립플롭(U3)의 출력(Q3)을 입력받으며 ; 상기 상승 또는 하강 계수 표시 수단은, 배타적 OR 및 NOR 처리수단(U5)을 포함고 있고 상기 배타적 OR 및 NOR 처리수단(U5)은 상기 1차 리타이밍 수단의 제2D플립플롭(U3)의 출력 (Q3)과 상기 2차 리타이밍 수단의 제3D플립플릅(U2)의 출력(Q2)을 입력받도록 구성되어 있는 것을 특징으로 하는 비트 동기를 위한 디지틀 위상 검출기

외부의 클럭 펄스를 동상 및 역상 클럭 펄스로 발생시키는 동상 및 역상 클럭 펄스 발생수단과, 상기 동상 및 역상 클럭 펄스 발생수단의 출력을 입력받아 입력되는 데이터를 상기 동상 및 역상 클럭 펄스를 이용하여 리타이밍하는 1차 리타이밍 수단과, 상기 동상 및 역상 클럭 펄스 발생수단의 출력중 역상 클럭 펄스를 클럭으로 입력받고, 상기 1차 리타이밍 수단의 출력중 동상 클럭 펄스로 리타이밍된 데이터를 입력받아 역상 클럭 펄스를 이용하여 다시 리타이밍하는 2차 리타이밍 수단과, 상기 1차 리타이밍 수단의 출력중 동상클럭에 리타이밍된 데이타와 상기 2차 리타이밍 수단의 출력인 2차 리타이밍된 데이타를 입력받아 상기 두 입력데이타의 위상차를 검출하여 입력되는 데이터에서 천이가 있을 때마다 펄스를 발생시키는 천이 검출 계수(count) 펄스 발생수단(U6)과, 상기 1차 리타이밍 수단의 출력중 역상클럭으로 리타이밍된 데이타와 상기 2차 리타이밍 수단의 출력인 2차 리타이밍된 데이터를 입력받아 위상을 비교하고 위상차를 검출하여 리타이밍하는 클럭 펄스의 위상 상태를 출력하는 상승 또는 하강 계수 표시 수단을 구비하여 ; 리타이밍하는 클럭 펄스의 천이의 위상과 입력되는 데이타 비트의 단위 간격 중앙의 위상을 비교하여 결과를 디지틀적으로 출력할 수 있도록 한 것을 특징으로 하는 비트 동기를 위한 디지틀 위상 검출기

제 3항에 있어서, 상기 1차 리타이밍 수단은, 제1 및 제2D플립플롭(Ul, U3)을 포함하고 있고, 상기 제1D플립플롭(Ul)은 상기 동상 및 역상 클럭 펄스 발생수단의 출력중 동상 클럭 펄스를 클럭 펄스 입력단자(CP1)로 입력받고 데이터 입력단자(Dl)는 입력데이터를 입력받으며, 상기 제2D플립플롭(U3)은 상기 동상 및 역상 클럭 펄스 발생수단의 출력중 역상 클럭 펄스를 클럭 펄스 입력단자(CP3)로 입력받고 데이터 입력단자(D3)는 입력 데이터를 입력받으며 ; 상기 2차 리타이밍 수단은, 제3D플립플롭(U2)을 포함하고 있고, 상기 제3D플립플롭(U2)은 상기 동상 및 역상 클럭 펄스 발생수단의 역상 클럭 펄스를 클럭 펄스 입력 단자(CP2)로 입력받고 데이터 입력단자(D2)는 상기 제1D플립플롭(Ul)의 출력(Q1)을 입력받으며 ; 상기 천이 검출 계수 펄스 발생수단은, 배타적 OR 처리구단(U6')을 포함하고 있고 상기 배타적 OR 처리수단(U6)은 상기 1차 리타이밍 수단의 제1D플립플롭(Ul)의 출력(Q1)과 상기 2차 리타이밍 수단의 제3D플립플롭의 출력(Q2)을 입력받으며 ; 상기 상승 또는 하강 계수 표시 수단은, 배타적 OR 및 NOR 처리수단(U5)을 포함하고 있고 상기 배타적 OR 및 NOR 처리수단(U5)은 상기 1차 리타이밍 수단의 제2D플립플롭(U3)의 출력(Q3)과 상기 2차 리타이밍 수단의 제3D플립플롭(U2)의 출력(Q2)을 입력받도록 구성되어 있는 것을 특징으로 하는 비트 동기를 위한 디지틀 위상 검출기