절연막이 피복된 지지기판, 에피택셜층(1b)이 있고 이층에서 SOI 시모스소자의 활성영역이 형성되는 시드기판을 접합하여 형성된 SOI 반도체장치에 있어서, 상기 절연막상에 형성되어 있고, 각 전극이 절연막에 의해 전기적으로 분리된 제 1 서브전극층 및 제 2 서브전극층(8a, 8b)과, LOCOS에 의해 형성된 절연막(6a)에 의해 소자단위로 격리되어 있고, 소오스(15a)와 드레인(1bb)이 위치하는 실리콘층이 채널(11a, 11b)이 형성되는 위치의 실리콘층의 두께보다 상대적으로 얇은 단차구성을 갖는 에피택셜층(1b)의 활성영역과, 상기 활성영역의 소오스(15a)와 드레인(15b)만을 제 1 서브전극층과 제 1 서브전극층(8a, 8b)와 전기적으로 절연되게 하는 절연막과, 상기 활성영역의 채널이 상기 서브전극층(8a, 8b)과 접촉되어서 서브포텐셜이 상기 전극층으로부터 상기 채널로 인가되게 하는 상기 채널의 서브콘택을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치

제 1 항에 있어서, 상기 소오스(15a)와 드레인(15b)의 두께는 상기 시드기판(1)의 에피택셜층(1b)에 형성된 상기 절연막의 두께에 의해 결정되는 것을 특징으로 하는 의사 SOI 반도체장치

복수의 기판을 구비하여 에피택셜층이 형성된 시드기판상에 SOI 모스소자의 활성영역과 소자분리용 산화막 및 서브전극을 형성하는 전처리 공정과, 상기 시드기판과 절연막이 도포된 지지기판을 접합하고 아울러 시드기판을 박막화하는 기판접합공정 및 상기 두 기판이 접합한 상태에서 전극을 형성하는 후처리공정을 포함하는 SOI 반도체장치의 제조방법에 있어서, 상기 전처리공정은 시드기판(1)의 에피택셜층(1b)에 웰을 형성하는 공정과, 웰이 형성된 시드기판(1)상에 실리콘 산화막(2b), 실리콘 질화막(4a) 및 실리콘 산화막(5)을 순차로 적층시킨 다음 포토레지스트(3b)로 채널영역을 정의하는 공정과, 소자의 채널영역 깊이와 소오스/드레인 영역의 깊이의 차이에 따라 시드기판의 에피택셜층에 단차를 형성하는 공정과, 상기 채널영역 정의공정에서 형성된 실리콘 질화막(4a)과 실리콘 산화막(2b)을 제거하고, 실리콘 산화막(7a)을 증착한 다음 제1 및 제 2 의 서브콘택(9a, 9b)과 제1 및 제 2 의 서브전극(8a, 8b)을 형성하고, 그 위에 실리콘 산화막(7c) 및 다결정 실리콘층(10)을 순차형성하는 공정을 포함하고, 상기 기판접합공정은 상기 시드기판(1)의 다결정 실리콘(10)과 지지기판(1c)상에 형성된 실리콘 절연막(2d)을 면접촉시킨 다음 열처리하여 상기 시드기판(1)과 지지기판(1c)을 접합하는 공정과, 상기 시드기판(1)의 단결정 실리콘층(1a)을 습식식각하여 에피택셜층(1b)만 남게하는 공정과, 상기 에피택셜층(1b)을 상기 필드산화막(6a)의 계면까지 연마하여 활성영역(11a, 11b)만이 남게되는 공정을 포함하며, 상기 후처리 공정은 상기 에피택셜층(11a, 11b)의 활성영역에서 게이트 산화막(12)을 형성하고, 이 게이트 산화막(12)상에 게이트전극(13)을 형성한 다음 이 게이트층의 측면에 측벽(14)을 형성하는 공정과, 상기 게이트전극(13)을 포함하는 에피택셜층(1b)의 전표면에 실리콘 산화막(16)을 증착한 다음 포토레지스트에 의해 소오스/드레인 영역의 콘택(17a, 17b)을 형성하고, 이어 금속박막(18a~18c)을 형성하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 웰 형성공정은 상기 시드기판(1)의 전표면에 실리콘 산화막(2a)을 도포하고, 이어 포토레지스트(3a)로 웰을 정의한 다음 웰 형성위치에 상기 시드기판(1)의 에피택셜층의 성질에 따라 N형 또는 P형 도우판트를 주입하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항 또는 제 4 항에 있어서, 상기 웰 형성공정은 상기 도우판트를 주입한 다음 열처리 공정에 의해 웰의 깊이를 결정하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항 또는 제 4 항에 있어서, 상기 웰 형성공정을 이용하여 상기 시드기판(1)의 에피택셜층(1b)상에 이중웰을 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 단차형성공정은 상기 공정에 의해 정의된 채널영역에 따라 상기 시드기판(1)상에 형성된 산화막(2b, 4a, 5)을 식각해내고 이어 시드기판(1)의 에피택셜층(1b)을 소정깊이까지 식각하는 공정과, 상기 공정에 의해 식각된 에피택셜층(1b)을 갖는 시드기판(1)상에 소자상호간의 전기적 격리 및 연마처리의 저지층으로 사용되는 필드산화막(6a)을 형성하는 공정과, 소자의 소오스/드레인과 전극층과의 전기적으로 절연을 위해 실리콘 산화막(6b)을 상기 필드산화막(6a) 사이에서 소정의 두께로 성장하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 시드기판에 단차를 형성하는 공정은 시드기판(1)상에 실리콘 산화막(2b)과 실리콘 질화막(4a)을 형성하는 다음 소자의 활성영역을 정의하여 소자분리용 실리콘 산화막(6a)을 형성하고 이어 이 실리콘 산화막(6a)을 제거하여 제 1 단차를 형성하는 공정과, 노광작업을 통하여 채널영역을 정의한 다음 포토레지스트(3a)를 사용하여 상기 채널영역 외부의 실리콘 질화막과 실리콘 산화막을 제거하는 공정과, 잔존하는 실리콘 질화막위에 있는 포토레지스트를 제거한 다음 상기 실리콘 질화막을 마스크층으로 하여 시드기판의 에피택셜층(1b)을 건식식각하여 제 2 단차를 형성하고 아울러 실리콘 산화막(6b)을 형성하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 7 항에 있어서, 상기 필드산화막 형성공정은 식각된 시드기판(1)의 전표면에 실리콘 산화막(2c) 및 실리콘 질화막(4b)을 형성한 다음 활성소자를 정의하여 필드산화막(6a)을 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 7 항 내지 제 9 항중 어느 한 항에 있어서, 상기 필드산화막 형성공정은 LOCOS 성장에 의해 수행되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 실리콘 산화막(6b) 성장공정은 상기 필드산화막 형성공정에서 도포된 상기 실리콘 산화막(2c)과 실리콘 질화막(4b), 그리고 상기 채널영역 정의 공정에서 형성된 실리콘 산화막(5)을 제거한 다음 다시 실리콘 산화막(6b)을 소정두께로 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항 또는 제11항에 있어서, 상기 실리콘 산화막 성장공정에서 형성되는 실리콘 산화막(6b)이 상기 필드산화막(6a)보다 상대적으로 얇은 두께로 형성되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항 또는 제11항에 있어서, 상기 실리콘 산화막 성장공정에서 형성되는 실리콘 산화막(6b)과 상기 필드산화막(6a)의 두께 차이에 따라 소자의 소오스/드레인 영역의 단결정 실리콘 두께가 결정되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 실리콘 산화막 성장공정에서 상기 절연막(2c, 4b, 5)의 제거는 습식식각공정에 의해 수행되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 제1 및 제 2 서브콘택 및 서브전극은 제 1 서브콘택(9a)을 형성하며, 이어 다결정 실리콘을 전표면에 증착한 다음 P형 또는 N형 도우판트를 주입하여 제 1 서브전극(8a)을 형성하는 공정과, 상기 제 1 서브전극(8a)이 형성된 기판위에 실리콘 산화막(7b)을 증착한 다음, 제 2 서브콘택(9b)을 형성하고, 이어 다결정 실리콘을 증착한 다음 P형 또는 N형 도우판트를 주입하여 제 2 서브전극(8b)을 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항 또는 제15항에 있어서, 상기 제 2 서브전극 형성공정은 다결정 실리콘층(10)이 형성된 다음 이 다결정 실리콘층의 표면을 연마처리하는 공정을 부가한 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 시드기판의 단결정 실리콘 식각공정에서 박막화가 완료된 다음 웰 형성공정을 부가하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 게이트전극 형성공정에서 다결정 실리콘, 폴리사이드 또는 내화금속으로 게이트전극(13)을 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제18항에 있어서, 상기 게이트전극 형성공정에 의해 게이트전극(13)을 형성한 다음 측면벽(14)을 형성하는 공정을 부가하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 서브콘택(9a, 9b)을 통하여 도판트가 주입되어 에피택셜층(1b)에 웰이 형성되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 서브전극 형성공정은 상기 채널영역 정의공정에서 형성된 실리콘 질화막(4a)과 실리콘 산화막(2b)을 제거하여 상기 채널영역의 제 1 단계 서브콘택(9a), (9b)을 형성하고, 이 위에 전극층을 증착하여 서브콘택덮개(8aa, 8bb)를 형성한 다음 실리콘 산화막(7a)을 증착하며, 이어 상기 서브콘택덮개(8bb)상에 제 2 단계 서브콘택(9bb)을 형성하는 공정과, 상기 제 2 단계 서브콘택(9bb)위에 제 1 서브전극(8b)을 형성한 다음 실리콘 산화막(7b)을 증착하고, 이어 상기 서브콘택덮개(8aa)상에 제 3 단계 서브콘택(9aa)을 형성하는 공정과, 상기 제 3 단계 서브콘택(9aa)상에 이중전극층인 제 2 서브전극(8a)를 형성하고, 그 위에 실리콘 산화막(7c) 및 다결정 실리콘층(10)을 순차형성하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제21항에 있어서, 상기 제 2 단계 서브콘택(9bb) 형성공정에서 상기 서브콘택덮개(8aa, 8bb)의 전극층이 다결정 실리콘 또는 폴리사이드 또는 내화금속으로 형성되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제21항에 있어서, 상기 제 2 서브전극 형성공정에서 상기 이중의 전극층이 다결정 실리콘, 폴리사이드 또는 내화금속으로 형성되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법

제 3 항에 있어서, 상기 서브전극 형성공장은 상기 채널영역 정의공정에서 형성된 실리콘 질화막(4a)과 실리콘 산화막(2b)이 형성된 시드기판(1)상에 감광막(19)을 도포하여 패턴을 정의하여 상기 실리콘 질화막(4a)과 실리콘 산화막(2b)을 선택적으로 제거하여 제 1 서브콘택(20a)을 형성하는 공정과, 잔존하는 감광막(19)을 제거한 다음 상기 제 1 서브콘택(20a)상에 제 1 서브전극(21a)상에 제 1 서브전극(21a)을 형성하고 그 위에 실리콘 산화막(22)을 증착한 다음 제 2 서브콘택을 위한 패턴을 정의하는 공정과, 남아있는 상기 실리콘 질화막(4a)과 실리콘 산화막(4b)을 제거하여 제 2 서브콘택(20b)을 형성한 다음 이중의 전극층인 제 2 서브전극(21b)을 형성하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법