| 1 |
1
공유메모리 다중프로세서 시스템의 캐쉬메모리에서 이중화된 캐쉬메모리의 변경사항을 캐쉬제어기에 전달하는 회로에 있어서, WRBPEND, TAGHIT, STATE1, STATE0, AE, TT3 내지 TT0 신호를 받아들여 이 신호들을 논리조합하여 각각 FIFOWEN 신호와 DIRTYOUT 신호를 생성시키는 프로그램 디바이스(20)와, 클럽펄스(TP) 신호에 동기되고 상기 프로그램 디바이스(20)의 출력(FIFOWEN) 신호에 의해 어드레스버스(ADD bus)로부터 제공되는 버스어드레스를 받아들여 저장하는 FIFO(10)와, 상기 프로그램 디바이스(20)의 출력(DIRTYOUT) 신호와
2
제 1 항에 있어서, 상기 프로그램 디바이스(20)는 /((TAGHIT*STATE1*STATE0*AE*1WRBPEND)+(TAGHIT*STATE1*/STATE0*AE*/TT3*/TT2*/TT1*TT0)+(TAGHIT*/STATE1*STATE0*AE*/TT3*/TT2*/TT1*TT0)+(TAGHIT*/STATE1*STATE0*AE*/TT3*TT2*/TT1*TT0)의 조합으로 출력(FIFOWEN) 신호를 생성하고, (여기서, '*'는 AND, '+'는 OR, '/'는 NOT을 의미한다) TAGHIT*STATE1*STATE0의 조합으로 출력(DIRTYOUT) 신호를 생성하는 것을 특징으로 하는 FIFO를 사용한 캐쉬디렉터리의 변경회로
|
