| 1 |
1
대역제한 신호 발생기에 있어서, 외부의 무작위 저속 NRZ디지틀 입력 데이타 열에서 현재의 입력 데이타와 이전의 입력 데이타 간의 레벨 비교를 통하여 제어신호 펄스를 생성하는 제어신호 생성수단(1)과, 상기 제어신호 생성수단(1)에 연결되어 상기 제어신호 생성수단(1)의 출력 클럭 펄스를 받아 정현파, 및 정현파의 첨두치(peak value)와 같은 레벨인 양(positive)의 DC레벨과 음(Negative)의 DC레벨 신호를 발생하는 파형 및 신호 발생수단(3)과, 상기 제어신호 생성수단(1)과 상기 파형 및 신호 발생수단(3)에 연결되어 제어신호 펄스를 받아 파형 및 신호 발생수단(3)의 출력 중 하나를 선택하여 최종 출력하는 출력 선택수단(2)으로 구성되어, 입력되는 무작위 저속 NRZ 디지틀 데이타의 대역폭 확산을 상호부호간섭과 지터가 없도록 제한하는 것을 특징으로 하는 대역 제한 신호 발생기
|
| 2 |
2
제 1 항에 있어서, 상기 제어신호 생성수단(1)은, 무작위 NRZ 디지틀 입력 데이타가 입력 단자(D1)에 인가되고 외부의 입력 클럭 펄스가 클럭 입력단(CP1)에 연결된 제1D플립플롭(U1), 상기 제1D플립플롭(U1)의 출력단(Q1)이 데이타 입력단(D2)에 연결되고 외부의 입력 클럭 펄스가 클럭 입력된(CP2)에 연결된 제2D플립플롭(U2), 상기 외부의 입력 클럭 펄스가 클럭 입력단(CP3)에, 반전출력단(/Q3)이 데이타 입력단(D3)에 연결된 제3D플립플롭(U3), 상기 제1D플립플롭(U1)의 출력단(Q1)과 상기 제2D플립플롭(U2)의 출력단(Q2)에 연결된 제 1 배타적 OR게이트(U4), 상기 제1D플립플롭(U1)의 출력단(Q1)과 상기 제3D플립플롭(U3)의 출력단(Q3)의 출력단(Q3)DP 연결된 제 2 배타적 OR게이트(U5), 상기 제 1 배타적 OR게이트(U4)와 제 2 배타적 OR게이트(U5)의 출력단에 연결된 제1AND게이트(U9), 상기 제 1 배타적 OR게이트(U4)와 상기 제 2 배타적 OR게이트(U5)의 출력단에 제 1 인버터(U8)를 통해 연결된 제2AND게이트(U10), 상기 제1D플립플롭(U1)의 출력단(Q1)과 상기 제 1 배타적 OR게이트(U4)의 출력단에 인버터(U7)를 통해 연결된 제3AND게이트(U11), 상기 제1D플립플롭(U1)의 반전출력단(/Q1)과 상기 제 1 배타적 OR게이트(U4)의 출력단에 제 2 인버터(U7)를 통해 연결된 제4AND게이트(U12), 상기 제 1 내지 제4AND게이트(U9, U10, U11, U12)의 각 출력단에 데이타 입력단(A1, A2, A3, A4)의 각각 연결되고 외부의 입력 클럭 펄스를 제 3 인버터(U6)를 통해 클럭 입력단(CP4)으로 입력시키는 4개의 D플립플롭(U13)으로 구성되는 것을 특징으로 하는 대역 제한 신호 발생기
|
