입력되는 CMI(Code Mark Inversion) 데이터 비트단위 간격(Unit Inverval) 중앙에서 클럭 펄스의 천이에 따라 CMI 데이터를 NRZ(Non-Return to Zero) 데이터로 복호하는 CMI/NRZ 복호기에 있어서 ; 외부의 VCO(Voltage Controlled Oscillator) 및 위상 제어회로에서 구동된 클럭펄스에 대해서 동상(in-phase) 및 역상(inverse-phase)인 클럭펄스를 발생시키는 동상 및 역상 클럭 펄스 발생수단(1), 입력되는 CMI 데이터에 대해 논인버팅(Non-inverting)과 인버팅(inverting)된 데이터를 출력하는 논인버팅 데이터 및 인버팅 데이터 출력수단(2), 상기 동상 및 역상 클럭펄스 발생수단(1)으로 부터 클럭펄스를 입력받고 논인버팅 데이터 및 인버팅 데이터 출력수단(2)의 출력을 입력받아 입력되는 CM1 데이터의 비트 단위 간격의 중앙과 클럭 펄스 천이의 위상과의 관계와 CMI 데이터에서의 천이 발생유무를 CMI 데이터의 천이와 클럭펄스의 천이간의 시간 간격을 가진 펄스로 출력하는 데이터 천이와 클럭펄스의 천이간 시간 간격 출력수단(3), 상기 동상 및 역상 클럭 발생수단(1)으로 부터의 클럭펄스와 데이터 천이와 클럭펄스의 천이간 시간 간격 출력수단(3)의 출력 펄스를 입력받아 입력되는 CMI 데이터에서 상승 천이가발생할 때마다 상기 동상 및 역상 클럭 발생수단(1)의 클럭펄스의 상승 천이 및 하강 천이에 트리거된, 클럭펄스의 반주기 폭의 펄스폭을 갖는 펄스를 발생시키는 클럭펄스 반주기 기준 펄스 발생수단(4), 상기 동상 및 역상 클럭 발생수단(1)으로 부터의 클럭펄스와 클럭 펄스 반주기 기준 펄스 발생수단(4)의 출력을 입력받아 CMI 데이터에서 상승 천이가 발생하면, 상기 클럭 펄스 반주기 기준 펄스 발생수단(4)의 출력에 대해 상기 클럭 펄스 반주기 만큼씩 순차적으로 2단 지연된 클럭 펄스 반주기의 펄스폭을 갖는 펄스를 출력시키는 상승 천이 검출 2단 반주기 이동수단(5), 상기 동상 및 역상 클럭 발생수단(1)으로 부터의 클럭펄스와 과데이터 천이와 클럭펄스의 천이간 시간 간격 출력수단(3)의 출력을 입력받아 CMI 데이터에서 하강 천이가 발생하면 상기 데이터 천이와 클럭 펄스의 천이가 시간간격 출력수단(3)에서 발생하는 펄스의 천이간 시간 간격 출력수단(3)에서 발생하는 펄스의 하강 천이에 대해 상기 클럭 펄스 반주기 만큼씩 순차적으로 3단 지연된 클럭 펄스 반주기의 펄스폭을 갖는 신호를 출력시키는 하강 천이 검출 3 단 반주기 이동수단(6), 상기 동상 및 역상 클럭 발생수단(1)으로 부터의 클럭펄스와 상승 천이 검출 2단 반주기 이동수단(5)과 하강 천이 검출 3단 반주기 이동수단(6)의 출력을 입력받아 상기 CMI 데이터를 NRZ 데이터로 보호하는 CMI/NRZ 복호수단(7), 및 상기 동상 및 역상 클럭 펄스 발생수단(1)으로 부터의 클럭펄스와 클럭 펄스 반주기 기준 펄스 발생수단(4)과 상승 천이 검출 2단 반주기 이동수단(5)과 하강 천이 검출3단 반주기 이동수단(6)의 출력을 입력받아 상기 CMI 데이터에서 CMI부호위반을 검출하는 부호위반 검출수단(8)을 구비하는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 동상 및 역상 클럭 펄스 발생 수단(1)은, 외부의 VCO 및 위상제어기로 부터의 클럭펄스를 입력받아 동상 및 역상 클럭으로 제공하는 ECL 수신기 (Emitter-Coupled Logic Receiver)(207)로 구성되는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 논인버팅 데이터 및 인버팅 데이터 출력수단(2)은, 입력되는 CMI 데이터를 입력하여 논인버팅(Non-inverting)과 인버팅(invering)된 데이터로서 출력하는 ECL 수신기(206)로 구성되는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 데이터 천이과 클럭펄스의 천이간 시간 간격 출력수단(3)은, 상기 CMI 논인 버팅 테이터를 클럭 입력으로 하고 논리레벨 "1"을 데이터 입력으로 하는 제1D플립플롭(200), 상기 제1D플립플롭(200)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제2D플립플롭(201), 상기 제1D 플립플롭(200)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제3D플립플롭(202), 상기 제2 및 제3D플립플롭(201

제1항에 있어서, 상기 클럭 펄스 반주기 기준 펄스 발생수단(4)은, 상기 데이터 천이와 클럭 펄스의 천이간 시간 간격 출력수단(3)의 출력을 데이터 입력으로 하고 상기 동상 클럭펄스를 클럭 입력으로 하는 제1D플립플롭(300), 상기 데이터 천이와 클럭 펄스의 천이간 시간 간격 출력수단(3)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제2D플립플롭(301), 상기 제1 및 제2D플립플롭(300,301)의 출력을 입력으로 하고 출력을 상기 제1 및 제2D플립플롭(300,301)의 클리어 단자의 입력으로 하는 논리곱 수단(303), 및 상기 제1 및 제2D플립플롭(300,301)의출력을 입력으로 하는 논리합 수단(302)을 구비하는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 상승 천이 검출2단 반주기 이동수단(5)은, 상기 클럭펄스 반주기 기준 펄스 발생수단(4)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제1D플립플롭(500A), 상기 클럭 펄스 반주기 기준 펄스 발생수단(4)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제2D플립플롭(501A), 상기 제1 및 제2D플립플롭(500A,501A)의 출력을 입력으로 하고 출력을 상기 제1 및 제2D플립플롭(500A,501A)의 클리어단자 입력으로 하는 제 1 논리곱 수단(503A), 및 상기 제1 및 제2D플립플롭(500A,501A)의 출력을 입력으로 하는 제1논리합 수단(502A)을 구비한 제1단 반주기 이동수단(5A)과, 상기 제1논리합 수단(502A)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제3D플립플롭(500B), 상기 제1논리합수단(502A)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제4D플립플롭(501B), 상기 제3 및 제4D플립플롭(500B,501B)의 출력을 입력으로 하고, 출력을 상기 제3 및 제4D플립플롭(500B,501B)의 클리어단자의 입력으로 하는 제2논리곱수단(502B), 및 상기 제3 및 제4D플리플롭(500B,501B)의 출력을 입력으로하는 제2단 반주기 이동수단(5B)을 포함하는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 하강 천이 검출3단 반주기 이동수단(6)은, 상기 데이터 천이와 클럭펄스의 천이간 시간 간격 출력수단(3)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제1D플립플롭(600A), 상기 데이터 천이와 클럭 펄스의 천이간 시간 간격 출력수단(3)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제2D플립플롭(601A), 상기 제1 및 제2D플립플롭(600A,6601A)의 출력을 입력으로 하고 출력을 상기 제1 및 제2D플립플롭(600A,601A)의 클리어단자 입력으로 하는 제1논리곱 수단(603A), 및 상기 제1 및 제2D플립플롭(600A,601A)의 출력을 입력으로 하는 제1논리합 수단(602A)을 구비한 제1단 반주기 이동수단(6A), 상기 제1논리합 수단(602)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제3D플립플롭(600B), 상기 제1논리합 수단(602A)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제4D플립플롭(601B), 상기 제3 및 제4D플립플롭(600B,601B)의 출력을 입력으로 하고 출력을 상기 제3 및 제4D플립플롭(600B,601B)의 클리어 단자의 입력으로 하는 제2논리곱 수단(603B), 및 상기 제3 및 제4D플립플롭(600B,601B)의 출력을 입력으로 하는 제2논리합 수단(602B)을 구비한 제2단 반주기 이동수단(6B), 및 상기 제2논리합 수단(602B)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제5D플립플롭(600C), 상기 제2논리합 수단(602B)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제6D플립플롭(601C), 상기 제5 및 제6D플립플롭(600C,601C)의 출력을 입력으로하고 출력을 상기 제5 및 제6D플립플롭(600C,601C)의 클리어단자의 입력으로 하는 제3논리곱 수단(603C), 및 상기 제5 및 제6D플립플롭(600C,601C)의 출력을 입력으로 하는 제3논리합수단(602C)을 구비한 제3단 반주기 이동수단(6C)을 포함하는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 CMI/NRZ 복호수단(7)은 상기 상승천이 검출2단 반주기 이동수단(5)의 입출력(RR2)과 하강 천이 검출3단 반주기 이동수단(6)의 입출력(RR1)을 입력으로 하는 제1부정 논리합 수단(703), 상기 상승 천이 검출 2단 반주기 수단(5)의 출력(FR0,FR1)과 상기 상승 천이 검출2단 반주기 이동수단(5)의 입출력(RR2)을 압력으로 하는 제2부정 논리합 수단(704), 상기 제1 및 제2 부정 논리합 수단(703,704)의 출력을 입력으로 하는 논리합 수단(705), 상기 논리합 수단(705)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제1D플립플롭(700), 상기 논리합 수단(705)의 출력을 데이터 입력으로 하고 상기 역상 클럭 펄스를 클럭 입력으로 하는 제2D플립플롭(701), 상기 제1 및 제2D플립플롭(700,701)의 출력을 입력으로 하는 제3부정 논리합 수단(706), 및 상기 제3부정 논리합 수단(706)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제3D플립플롭(702)을 구비하는 것을 특징으로 하는 CMI/NRZ 복호기

제1항에 있어서, 상기 부호위반 검출수단(8)은, 상기 클럭 펄스 반주기 기준 펄스 발생수단(4)의 출력(RR0)과 상기 상승 천이 검출2단 반주기 이동수단(5)의 출력(RR1,RR2)과 상기 하강 천이 검출 3단 반주기 이동수단(6)의 출력(FR0,FR1,FR2)을 입력으로 하는 부정 논리합 수단(803), 상기 부정 논리합 수단(803)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제1D플립플롭(800), 상기 부정 논리합 수단(803)의 출력을 데이터 입력으로 하고 상기 클럭 펄스를 클럭 입력으로 하는 제2D플립플롭(801), 상기 제1 및 제2D플립플롭(800,801)의 출력을 입력으로 하는 논리합 수단(804), 및 상기 논리합 수단(804)의 출력을 데이터 입력으로 하고 상기 동상 클럭 펄스를 클럭 입력으로 하는 제3D플립플롭(802)을 구비하는 것을 특징으로 하는 CMI/NRZ 복호기