| 1 |
1
멀티미디어 데이타를 처리하는 지능형 컴퓨터에 있어서, DSP 모듈내의 SRAM을 엑세서 하기 위한 SRAM 인터페이스 수단(100)과, DSP 모듈내의 DPRAM을 엑세서 하기 위한 DPRAM 인터페이스 수단(200)과, DSP 모듈내에 DSP96002 호스 인터페이스를 엑세서하기 위한 DSP96002 호스트 인터페이스 수단(300)에 의하여 DSP 모듈내에 있는 SRAM을 직접 액세스 가능하도록 함을 특징으로 하는 멀티미디어 데이타 처리를 위한 MBus와 DSP 모듈의 인터페이스 회로
|
| 2 |
2
제1항에 있어서, 상기 SRAM 인터페이스, DPRAM 인터페이스, DSP96002의 인터페이스를 사용하여 DSP96002 프로세서를 위한 노드 프로세서(SPARC)의 MBus인터페이스 수단(400)을 구성한 것과, 상기 SRAM을 엑세서 하기위한 SRAM 인터페이스 수단(100)은 두개의 PAL(11), (12)로 상기 DPRAM을 엑세서하기 위한 DPRAM 인터페이스 수단(200)은 두개의 PAL(18), (19)로 상기 DSP96002 호스트 인터페이스를 엑세서 하기 위한 DSP96002 호스트 인터페이스 수단(300)은 두개의 PAL(25), (26)로 구성한 것과, 상기 DS96002 프로세서를 위한 노드 프로세서의 MBus 인터페이스 수단(400)은 제어신호(MAD)값을 래치하는 래치부(28)와, MBus의 상태를 나타내기 위해 발생되는 MERR, LMRDY, MRTY 신호를 하나의 신호로 만들어 내는 앤드게이트(29)와, 심벌화하기 위한 DSP콘트롤러(30), SRAM 콘트롤러(31), DPRAM(32)과, 그리고 앤드게이트(33), (34)와, MBus와의 연결을 제어하는 신호를 하나의 신호로 만들어 내는 앤드게이트나 오아게이트(35)로 구성함을 특징으로 하는 멀티미디어 데이타처리를 위한 MBus와 DSP 모듈의 인터페이스 회로
|
