1 |
1
동기식 다중장치의 기본계위인 STM-1(Synchronous Transport Module-1)급 신호의 프레임에서 ASP(Automatic Switching Protection)와 관련하여 사용되는 K1,K2 바이트를 처리하는 ASP 채널 처리장치에 있어서 ; 상기 STM-1 프레임 데이타, 상기 K1,K2 바이트에 의해 형성되는 제1 및 제2신호(K1ENR,K2ENR), 및 클럭신호(R19M)를 입력으로 하여 상기 STM-1 프레임 데이타에서 K1,K2 바이트를 래치하는 래치수단(1), 상기 래치수단(1)에 연결되어 현재 프레임에 대한 K1,K2 바이트 값과 이전 프레임에 대한 K1,K2 바이트 값을 각각 비교하는 비교수단(2), 상기 비교수단(2)에 연결되어 상기 비교수단(2)의 출력, 상기 K2 바이트에 의해 형성되는 제1 및 제2지연신호(K2ENR1D,K2ENR2D) 및 상기 클럭신호(R19M)를 입력으로 하여 매 프레임마다 상기 K1,K2 값이 바뀌면서 3프레임 연속으로 동일한 값이 수신되는지 판단하는 판단수단(3), 및 상기 판단수단(3)에 연결되어 CPU에 인터럽트를 알리는 CPU 인터페이스 수단(4)을 구비하는 것을 특징으로 하는 ASP 채널 처리장치
|
2 |
2
제1항에 있어서, 상기 래치수단(1)은, 상기 제1신호(K1ENR)를 인에이블 신호로 하고 상기 클럭신호(R19M)를 클럭 입력으로 하고 상기 STM-1 프레임 데이타를 데이타 입력으로 하는 제1 D플립플롭(11), 상기 제1 D플립플롭(11)의 출력단에 데이타 입력단이 연결되고 상기 제1신호(K1ENR)를 인에이블신호로 하고 상기 클럭신호(R19M)를 클럭 입력으로 하는 제2 D플립플롭(12), 상기 제2신호(K2ENR)를 인에이블 신호로 하고 상기 클럭신호(R19M)를 클럭 입력으로 하고 상기 STM-1 프레임 데이타를 데이타 입력으로 하는 제3 D플립플롭(13), 및 상기 제3 D플립플롭(13)의 출력단에 데이타 입력단이 연결되고 상기 제2신호(K2ENR)를 인에이블 신호로 하고 상기 클럭신호(R19M)를 클럭 입력으로 하는 제4 D플립플롭(14)을 구비하는 것을 특징으로 하는 ASP 채널 처리장치
|
3 |
3
제1항에 있어서, 상기 판단수단(3)은, 상기 비교수단(2)의 출력단에 데이타 입력단이 연결되고 상기 제1지연신호(K2ENR1D)를 인에이블 신호로 하고, 상기 클럭신호(R19M)를 클럭 입력으로 하는 제1 D플립플롭(31), 상기 제1 D플립플롭(31)에 세트 입력단자(S)가 연결되고 상기 클럭신호(R19M)를 클럭 입력으로 하고 상기 CPU 인터페이스 수단(4)으로 반전 출력신호(QN2)를 출력하는 RS플립프롭(32), 상기 RS플립플롭(32) 및 상기 제1 D플립플롭(31)의 출력단에 입력단이 연결된 제1앤드게이트(33), 상기 제1앤드게이트(33)의 출력단에 데이타 입력단이 연결되고 상기 제2지연신호(K2ERN2D)를 인에이블 신호로 하고, 상기 클럭신호(R19M)를 클럭 입력으로 하는 제2 D플립플롭(34), 상기 제2 D플립플롭(34)의 출력단에 데이타 입력단이 연결되고 상기 제2지연신호(K2ENR2D)를 인에이블 신호로 하고 상기 클럭신호(R19M)를 클럭 입력으로 하는 제3 D플립플롭(35), 및 상기 제2 및 제3 D플립플롭(34,35)의 출력단에 입력단이 연결되고 상기 RS 플립플롭(32)의 리세트 입력단자(R)에 출력단이 연결된 제2앤드게이트(36)를 구비하는 것을 특징으로 하는 ASP 채널 처리장치
|
4 |
4
제1항에 있어서, 상기 CPU 인터페이스 수단(4)은, 상기 판단수단(3)의 출력단에 클럭 입력단이 연결되고 상기 CPU로 부터 발생된 인에이블 인터럽트 신호(EI)를 인에이블 신호로 하는 D플립플롭(41), 및 상기 D플립플롭(41)의 출력을 한 입력으로 하고 상기 CPU로 부터 발생된 인터럽트 디스에이블 신호(KBINTID)를 타입력으로 하는 오아(OR)게이트(42)를 구비하는 것을 특징으로 하는 ASP 채널 처리장치
|
5 |
5
제1항에 있어서, 상기 비교수단(2)은, 현재 프레임과 이전 프레임에 대한 K1 바이트 값을 비교하는 제1비교기(21), 현재 프레임과 이전 프레임에 대한 K2 바이트 값을 비교하는 제2비교기(22), 및 상기 제1 및 제2비교기(21,22)의 출력단에 입력단이 연결된 낸드(NAND)게이트(23)를 구비하는 것을 특징으로 하는 ASP 채널 처리장치
|
6 |
6
제1항, 제2항 또는 제3항에 있어서, 상기 클럭신호(R19M)는 19
|