1 |
1
금속반도체 트랜지스터의 제작시, 소오스와 드래인(5)이 형성된 실리콘나이트라이드(6)을 플라스마 화학증착(plasma-enhanced chemical vapor deposition)시키고, 그위에 감광막을 모노클로로벤젠으로 경화시켜 게이트가 형성될 부분에 오버-행 구조의 감광막(7)을 형성시킨후, 감광막을 마스크로 하여 게이트(8) 부분에 노출된 실리콘나이트라이드를 건식식각시키고, 실리콘나이트라이드를 마스크로 하여 n+층(4)의 갈륨비소층을 습식식각(첫번째 리쎄스)시키는 단계와, 감광막(7)밑에 있는 실리콘나이트라이드(6)를 건식식각방법으로 측면식각시키는 단계와, 측면식각된 실리콘나이트라이드를 마스크로 하여 n+층(4) 및 n층(3)을 습식식각(두번째 리쎄스 혹은 wide recess)시키는 단계와, 그위에 게이트용 금속을 진공증착시킨후, 아세톤 등 유기물질제거제 등으로 감광막을 제거하여, 감광막위에 증착된 금속층을 제거시키는 단계로 형성된 전력용 금속반도체 트랜지스터의 제조방법
|
2 |
2
제1항에 있어서, 금속반도체 트랜지스터의 제작시, 게이트 임계전압 및 게이트 드래인 사이의 채널층에 대한 파괴전압의 향상을 위해 첫번째 및 두번째 리쎄스식각에 대한 마스크로 박막특성이 우수한 실리콘나이트라이드나 실리콘 다이오사이드(silicon di-oxide, SiO2)등 건식식각 및 습식식각에 용이한 절연물질을 식각용 마스크로 사용하는 전력용 금속반도체 트랜지스터 제조방법
|
3 |
3
제1항에 있어서, 첫번째 및 두번째 리쎄스식각을 위해 실리콘나이트라이드나 실리콘 다이옥사이드 등의 절연물질의 측면식각시, (CF4+O2)의 혼합가스를 사용한 건식식각방법이나, HF4+H2O계의 혼합용액을 사용하여 패턴이 형성된 감광막을 마스크로 하여 위의 절연물질을 측면식각(lateral etch)시킴으로써, 금속반도체 트랜지스터의 게이트드래인 사이의 채널층에 대한 파괴전압을 향상시키는 전력용 금속반도체 트랜지스터 제조방법
|
4 |
4
제1항에 있어서, 게이트-소오스 사이 및 게이트드래인 사이의 n+층 위에 존재하는 실리콘나이트라이드나 실리콘 다이옥사이드 등의 절연물질 및 소자와 소자 사이의 갈륨비소층의 위에 존재하는 실리콘나이트라이드나 실리콘 다이옥사이드 등의 절연물질이 금속반도체 트랜지스터의 보호막 역할이 되도록 하는 전력용 금속반도체 트랜지스터 제조방법
|
5 |
5
제1항에 있어서, 갈륨비소층의 첫번째 및 두번째 리쎄스식각시, 습식식각방법의 경우, 식각속도가 비교적 느린 습식용액(분당 500㎚이하)를 사용하거나, 건식식각방법의 경우, 식각속도가 비교적 느린 조건에서 건식용 가스(분당 500㎚이하)를 사용하여 금속반도체 트랜지스터의 제작에 대한 재현성을 향상시키는 전력용 금속반도체 트랜지스터 제조방법
|