1 |
1
반도체 소자의 격리방법에 있어서, 실리콘기판(11)상에 제1산화막(12)과 질화막(13)을 순차로 증착하는 단계와, 감광막(15)을 도포한 후 리소그라피에 의해 상기 질화막(13)을 에칭하여 소자분리용 패턴을 형성하는 단계와, 채널정지층을 형성하기 위해 상기 실리콘기판(11)으로 불순물(1E13-1E15)을 주입하는 단계와, 100내지 400mm 정도의 두께로 폴리실리콘막(16)을 증착하는 단계와
|
2 |
2
제1항에 있어서, 상기 질화막(13)의 증착이 완료된 후 상기 질화막(13)상에제2산화막(14)을 증착하는 단계와, 포토리소그라피에 의해 상기 제2산화막(14)을 에칭하여 소자분리용 패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 폴리실콘을 이용한 반도체 소자의 격리 방법
|
3 |
3
제2항에 있어서, 상기 소자분리용 패턴이 형성된 후 상기 패턴의 측면에 스페이서(26a)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 폴실리콘을 이용한 반도체소자 격리 방법
|
4 |
4
제3항에 있어서, 상기 스페이서(26a)는 상기 소자분리용 패턴이 형성된 후 상기 불순물이 주입되기 이전에 산화물을 증착하고 에칭백하여 형성되도록 하는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법
|
5 |
5
제3항에 있어서, 상기 스페이서(26a)는 상기 불순물이 주입된 이후에 산화물을 증착하고 에칭백하여 형성되도록 하는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법
|
6 |
6
제4항 또는 제5항에 있어서, 상기 스페이서(26a)는 상기 산화물 대신 질화물에 증착에 의해 형성되는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법
|
7 |
7
제4항 또는 제5항에 있어서, 상기 스페이스(26a)는 상기 산화물 대신 폴리실리콘의 증착에 의해 형성되는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법
|
8 |
8
반도체 소자 격리방법에 있어서, 실리콘기판(41)상에 제1산화막(42)과 질화막(43)을 증착하고, 그 위에 제2산화막(44)을 순차 형성하는 공정과, 상기 제2산화막(44)상면에 감광막(45)을 도포한 다음 포토리소그라피 공정을 이용하여 소자분리용 산화막이 형성될 부분위의 패턴을 정의한 후 제2산화막(44)과 질화막(43)을 제거하는 공정과, 채널정지층을 형성하기 위하여 불순물(1E13-1E15)을 상기 실리콘기판(41)으로 주입하는 공정과, 그 위에 폴리실리콘막(46)을 증착하는 공정과, 상기 제2산화막(44)의 상면에 있는 폴리실리콘(46)을 상기 제2산화막(44)의 표면이 드러날 때 까지 연마한 다음 패턴 부분에 연마폴리실리콘막(47)을 형성하고 상기 제2산화막(44)을 에칭하는 공정과, 산화를 실시하여 폴리실리콘막(47)에 의하여 폴리산화막(48)을 형성하는 공정과, 상기 질화막(43)과 상기 제1산화막(42)을 차례로 식각하여 제거하는 공정을 포함하는 것을 특징으로 하는 폴리 실리콘을 이용한 반도체 소자 격리방법
|