맞춤기술찾기

이전대상기술

폴리실리콘을이용한반도체소자격리방법

  • 기술번호 : KST2015073932
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 실리콘 기판을 이요한 격리방버의 하나로 폴리실리콘(Poly silicon)을 이용하여 LOCOS방법에서 발생하는 버드즈빅(Bird's beak)을 없애고 불순물의 재분산을 줄여 64MDRAM이상의 고집적 소자개발에 필수적인 0.4㎛설계역활의 격리에서도 전기적 특성이 좋은 소자분리 방법을 개발하게 되었다.또한 소지분리를 위한 산화물을 형성하기 위하여 산화시 실리콘의 재료로서 폴리실리콘을 사용하는 방법이며, LOCLS방법과 같이 실리콘 기판 위에 제1산화막을 기르고, 질화막과 제2산화막을 차례로 적층하여 제2산화막과 질화막 패턴을 만든다.여기서 폴리실리콘막을 연마하여 산화시키고 길러진 산화물은 에칭백 공정을 이용하여 질화막 상층에까지 에칭한 다음에 LOCLS공정에서 진행하는 것과 같이 질화막과 제1산화막을 에칭하여 소자분리를 위한 산화물을 형성한다.
Int. CL H01L 21/76 (2006.01)
CPC H01L 21/76227(2013.01) H01L 21/76227(2013.01) H01L 21/76227(2013.01)
출원번호/일자 1019920010014 (1992.06.10)
출원인 한국전자통신연구원
등록번호/일자 10-0085346-0000 (1995.06.01)
공개번호/일자 10-1994-0001350 (1994.01.20) 문서열기
공고번호/일자 1019950001755 (19950228) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1992.06.10)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이형섭 대한민국 대전직할시동구
2 김천수 대한민국 대전직할시서구
3 한기평 대한민국 대전직할시유성구
4 김대용 대한민국 대전직할시중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영길 대한민국 서울특별시 강남구 테헤란로 ***, 대흥빌딩 ***호 (역삼동)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인한국전자통신연구소 대한민국 대전광역시유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination
1992.06.10 수리 (Accepted) 1-1-1992-0055305-90
2 대리인선임신고서
Notification of assignment of agent
1992.06.10 수리 (Accepted) 1-1-1992-0055304-44
3 대리인선임신고서
Notification of assignment of agent
1992.06.10 수리 (Accepted) 1-1-1992-0055303-09
4 특허출원서
Patent Application
1992.06.10 수리 (Accepted) 1-1-1992-0055302-53
5 출원공고결정서
Written decision on publication of examined application
1995.01.27 발송처리완료 (Completion of Transmission) 1-5-1992-0017861-66
6 등록사정서
Decision to grant
1995.05.19 발송처리완료 (Completion of Transmission) 1-5-1992-0017862-12
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

반도체 소자의 격리방법에 있어서, 실리콘기판(11)상에 제1산화막(12)과 질화막(13)을 순차로 증착하는 단계와, 감광막(15)을 도포한 후 리소그라피에 의해 상기 질화막(13)을 에칭하여 소자분리용 패턴을 형성하는 단계와, 채널정지층을 형성하기 위해 상기 실리콘기판(11)으로 불순물(1E13-1E15)을 주입하는 단계와, 100내지 400mm 정도의 두께로 폴리실리콘막(16)을 증착하는 단계와

2 2

제1항에 있어서, 상기 질화막(13)의 증착이 완료된 후 상기 질화막(13)상에제2산화막(14)을 증착하는 단계와, 포토리소그라피에 의해 상기 제2산화막(14)을 에칭하여 소자분리용 패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 폴리실콘을 이용한 반도체 소자의 격리 방법

3 3

제2항에 있어서, 상기 소자분리용 패턴이 형성된 후 상기 패턴의 측면에 스페이서(26a)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 폴실리콘을 이용한 반도체소자 격리 방법

4 4

제3항에 있어서, 상기 스페이서(26a)는 상기 소자분리용 패턴이 형성된 후 상기 불순물이 주입되기 이전에 산화물을 증착하고 에칭백하여 형성되도록 하는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법

5 5

제3항에 있어서, 상기 스페이서(26a)는 상기 불순물이 주입된 이후에 산화물을 증착하고 에칭백하여 형성되도록 하는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법

6 6

제4항 또는 제5항에 있어서, 상기 스페이서(26a)는 상기 산화물 대신 질화물에 증착에 의해 형성되는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법

7 7

제4항 또는 제5항에 있어서, 상기 스페이스(26a)는 상기 산화물 대신 폴리실리콘의 증착에 의해 형성되는 것을 특징으로 하는 폴리실리콘을 이용한 반도체 소자 격리방법

8 8

반도체 소자 격리방법에 있어서, 실리콘기판(41)상에 제1산화막(42)과 질화막(43)을 증착하고, 그 위에 제2산화막(44)을 순차 형성하는 공정과, 상기 제2산화막(44)상면에 감광막(45)을 도포한 다음 포토리소그라피 공정을 이용하여 소자분리용 산화막이 형성될 부분위의 패턴을 정의한 후 제2산화막(44)과 질화막(43)을 제거하는 공정과, 채널정지층을 형성하기 위하여 불순물(1E13-1E15)을 상기 실리콘기판(41)으로 주입하는 공정과, 그 위에 폴리실리콘막(46)을 증착하는 공정과, 상기 제2산화막(44)의 상면에 있는 폴리실리콘(46)을 상기 제2산화막(44)의 표면이 드러날 때 까지 연마한 다음 패턴 부분에 연마폴리실리콘막(47)을 형성하고 상기 제2산화막(44)을 에칭하는 공정과, 산화를 실시하여 폴리실리콘막(47)에 의하여 폴리산화막(48)을 형성하는 공정과, 상기 질화막(43)과 상기 제1산화막(42)을 차례로 식각하여 제거하는 공정을 포함하는 것을 특징으로 하는 폴리 실리콘을 이용한 반도체 소자 격리방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.