프로그래밍이 되는 타이머(3)가 리셋되어 초기화되는 단계(12)와, 상기 초기화 단계(13) 후 상기 타이머(3)에 들어오는 클럭이 상승에지인지를 판단하여 상승에지가 아니면 상승에지가 될 때까지 기다리는 단계(13)와, 상기 판단단계(13)에서 클럭이 상승에지이면 상기 타이머(3)내의 레지스터들(4)(8)을 읽거나 쓰기 위한 어드레스 스트로브 신호가 1인치 판단되는 단계(14)와, 상기 판단단계(14)에서 상기 어드레스 스트로브 신호가 1이 아니면 요구완료신호를 0으로 구동하고 데이타 버스가 대기상태를 유지하도록 하는 단계(15)와, 상기 판단단계(14)에서 어드레스 스트로브 신호가 1이면 소정의 프로세서 인터페이스 회로(2)에 의해서 소정의 어드레스 신호를 해독하고, 상기 타이머(3)내의 레지스터들 (4), (8)중 어느 하나에도 해당되지 않으면 상기 소정의 프로세서 인터페이스 회로(2)에 의해서 상기 단계(13)로 궤환되는 단계(16)와, 상기 소정의 어드레스 신호를 해독하여 이 소정의 어드레스 신호가 상기 타이머(3)내의 레지스터(MCR)(4)를 가리키면 상기 소정의 프로세서 인터페이스 회로(2)에 의해서 상기 타이머(3)의 레지스터(4)에 제공되는 쓰기 및 읽기 요구신호가 1인지를 판단하는 단계(17)와, 상기 쓰기 읽기요구신호가 1이 아니면 상기 레지스터(4)의 바이트 각각에 대응되는 바이트 이네이블신호에 의해서 상기 레지스터(4)에서 바이트 단위의 상기 읽기를 수행한 후, 읽기요구 완료신호를 구동하고 상기 단계(13)로 반복되는 단계(18)와, 상기 판단단계(17)에서 쓰기 및 읽기 요구신호가 1이면 상기 레지스터(4)의 바이트 각각에 대응되는 바이트 이네이블 신호에 의해서 상기 레지스터(4)에 바이트 단위의 쓰기를 수행한 후, 쓰기 요구완료신호를 구동하여 상기 단계(13)로 반복되는 단계(19)와, 상기 소정의 어드레스 신호를 해독하여 이 소정의 어드레스 신호가 상기 타이머(3) 내의 레지스터(OCR)(8)이면 상기 소정의 프로세서 인터페이스 회로(2)에 의해서 제공되는 쓰기 및 읽기 요구신호가 1인지를 판단하는 단계(20)와, 상기 쓰기 및 읽기 요구신호가 1이 아니면 상기 레지스터(8)의 바이트 각각에 대응되는 바이트 이네이블 신호에 의해서 상기 레지스터(8)에 바이트 단위의 읽기를 수행한 후, 읽기 요구완료 신호를 구동하여 상기 단계(13)로 반복되는 단계(21)와, 상기 쓰기 및 읽기 요구신호가 1이면 쓰기 요구완료 신호만이 구동되며 상기 초기화 단계(12)로 반복되는 단계(22)들을 포함하는 것을 특징으로 하는 프로그램이 가능한 타이머의 프로그래밍 지원방법