요약 | 본 발명은 복수의 프로세서 보드 (1,1a,1b,…,1m)와 복수의 메모리보드 (2,2a,2b,…,2m)사이에서 데이타와 어드레스 및 제어신호를 전송통로를 하는 시스템버스(3)가 접속되어 있고, 상기 프로세서 보드 각각은 프로세서를 구비하고 있고, 서로에 대해서는 독립적으로 데이타를 전송하기 위한 요청신호를 상기 메모리보드로 제공하며, 상기 메모리보드의 각각의 할당되어 있는 신호선(15,15a,15b,…,15m)를 포함하는 메모리상태선(16)을 부가한 다중 프로세서 시스템의 데이타 전송방법에 관한 것으로, 그 방법은 상기 각 프로세서 보드가 상기 신호선을 참조하여 데이타요청시기를 결정하여 재시도를 감소시키는 것을 특징으로 한다. |
---|---|
Int. CL | H04L 12/40 (2006.01) |
CPC | G06F 9/30079(2013.01) G06F 9/30079(2013.01) |
출원번호/일자 | 1019930029348 (1993.12.23) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0114586-0000 (1997.04.23) |
공개번호/일자 | 10-1995-0022423 (1995.07.28) 문서열기 |
공고번호/일자 | 1019970001622 (19970211) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1993.12.23) |
심사청구항수 | 2 |