시간 정보를 제공하는 제어 수단(1)과, 상기 제어수단(1)으로부터의 제어 신호를 입력받아 N비트 병렬로 들어오는 입력신호가 40비트가 입력될 때까지 저장하는 버퍼(3)와, 상기 버퍼(3)의 40비트 데이타를 입력하여 에러 발생 여부를 검사하며 에러가 발생했으면 8비트의 출력이 D이 아닌 값을 출력하고 에러의 발생위치에 따라서 특정한 값을 갖도륵 하는 검증수단(4)과, 상기 검증 수단(4)의 출력을 이용하여 한 비트의 에러가 발생하는 경우에 에러 위치를 알려주고 이 에러위치에 대한 정보를 상기 버퍼(3)에 전달하여 에러가 발생한 위치의 에러수정을 하기 위한 수정 수단(5)과, 상기 제어수단(1)으로부터의 제어 신호를 받아 에러식별 신호를 출력하는 에러 식별 수단(2)을 구비하는 것을 특징으로 하는 ATM 셀 헤더의 에러 수정 및 에러 종류 식별 장치

제1항에 있어서, 상기 제어수단(1)은, 비트 수를 계수하는 카운터(6)와, 상기 카운터(6)의 출력을 이용하여 각 블럭에 시간 정보를 제공하기 위한 논리 회로(7)를 구비하고 있는 것을 특징으로 하는 ATM 셀 헤더의 에러 수정 및 에러 종류 식별 장치

제1항에 있어서, 상기 버퍼(3)는, 전단의 버퍼의 출력과 외부로부터의 입력신호를 외부 제어신호에 의해 선택 출력하는 제1멀티플렉서(8)와, 상기 제1멀티플렉서(8)에 의해 멀터플렉싱된 출력 신호를 입력으로 하여 제어신호(D)를 이용하여 40비트의 정보가 들어올 때까지 정보를 저장하기 위한 래치수단(9)과, 상기 래치수단(9)의 출력신호를 반전시키는 인버터(12)와, 상기 래치수단(9)의 반전된 출력과 순수 출력을 인가하여 멀티플렉싱하는 제2멀티플렉서(10)와, 상기 제2멀티플렉서(10)에 의해 멀티플렉싱된 신호를 제어하기 위하여 상기 제어수단(1)에서의 타이밍 신호(E)를 일입력으로 하고 상기 수정수단(5)에서 제공하는 신호(F)를 타입력단으로 입력하여 논리곱연산한 후 상기 제2멀티플렉서(10)에서 출력신호를 인버트 시킬지 여부를 결정하기 위한 제어 신호를 출력하는 앤드(AN]D)게이트(11)를 구비하고 있는 것을 특징으로 하는 ATM 셀 헤더의 에러 수정 및 에러 종류 식별 장치

제1항에 있어서 상기 에러 식별수단(5)은, 상기 검증수단(4)의 8비트 출력을 입력으로 하여 에러 발생 여부를 알리기 위한 제1오아(OR) 게이트(15)과, 상기 수정수단(5)으로부터 40비트 출력을 수신하여 1비트의 에러가 발생했는지의 여부를 알리기 위한 제2OR게이트(14)와, 상기 제1, 2OR게이트(l4,15)의 출력신호를 상기 제어수단(1)의 타이밍 정보(G)에 따라 출력하도록 하는 래치수단(13)을 구비하고 있는 것을특징으로 하는 ATM 셀 헤더의 에러 수정 및 에러 종류 식별 장치