1 |
1
프로그램을 저장하는 메모리(1)와, IPFR신호에 따라서 상기 메모리(1)로부터 명령어를 프리페치하기 위한 제1의 레지스터(2)와, IFR신호에 따라서 명령어의 파이프라인 처리를 위한 제 2 의 레지스터(3)와, 상기 제1 및 상기 제 2 레지스터(2,3) 각각으로부터 제공되는 명령어를 각각 해독하여 오퍼랜드 및 목적지제어신호를 출력하는 제 1 및 제 2 디코더(4,5)를 포함하는 어레이 프로제서에서 명령어의 파이프라인 처리를수행하는 방법에 있어서, 클럭의 네그티브 에지 및 포지티브 에지를 이용하고, 상기 IPFR신호가 제공될때, 상기 제 1 레지스터(2)에 명령어가 쓰여지게 하고, 상기 IPFR신호의 제공시점으로부터 반 사이클이 지난후 상기 제 1 디코더(4)로부터 상기 오퍼랜드 제어신호가 출력되게 하며, 상기 IPFR신호의 제공시점으로부터 반 사이클이 지난후 상기 제 2레지스터(3)로 상기 IFR신호가 제공되게 하고, 상기 IFR신호의 제공시점으로부터 반 사이클이 지단후 상기 제 2 디코더(5)로부터 상기 목적지 제어신호가 출력되게 하는 것을 특징으로 하는 어레이 프로제서의 2단계(stage)명령어 파이프라인 처리방법
|