1 |
1
프로세서(10)의 데이터를 버퍼래(70)으로 전송하기 위해서 데이터 버퍼(1,2,3)를 거치되, 버퍼램제어기(70)에 의해서 버퍼(1,2,3,6,8,9)의 방향선택신호(DIR) 및 출력인에이블신호(OE_)가 인가되며, VME모듈(41)의 데이터를 버퍼램(70)으로 전송하기 위해서 데이터 버퍼(6,2,3)를 거치되, 버퍼램제어기(70)에 의해서 버퍼(2,3)의 방향선택신호(DIR) 및 출력인에이블신호(OE_)가 인가되고, 상기 VME모듈(41)에 의해서 버퍼(6)의 방향선택신호 및 출력인에이블신호가 인가되며, 시스템버스(50)의 데이터가 버퍼램(70)으로 전송하기 위해서 데이터 버퍼(4,5)를 거치되, DMA제어기(54)에 의해서 버퍼(4,5)의 방향선택신호(GAB_, GBA) 및 출력인에이블신호가 인가되며, 상기 프로세서(10), VMF모듈(41), 시스템버스(50)으로의 어드레스 인가는 각각 어드레스 버스(7)에서 버퍼(8)로, 버퍼(9)에서 버퍼(8)로 전송되어 버퍼램(70)으로, 상기 DMA제어기(54)에서 버퍼램(70)으로 어드레스가 인가되는 것을 특징으로 하는 이중포트 지원 및 VME인터페이스를 위한 버퍼램제어기
|
2 |
2
제1항에 있어서, 상기 버퍼램(70)으로의 이중포트를 지원하기 위해서 프로세서(10)에서 버퍼램(70)으로의 데이터 요청(proc_rq)과 VME모듈(41)에서 버퍼램(70)으로의 데이터 요청(vme_rq), DMA제어기(54)에서 버퍼램(70)으로의 데이터 요청(dma_rq)를 받아서 우선 순위를 결정하여 proc_grn_, vme_grn_, dma_grn 신호를 출력하는 것을 특징으로 하는 이중포트 지원 및 VME인터페이스를 위한 버퍼램제어기
|