맞춤기술찾기

이전대상기술

이중포트지원및VME인터페이스를위한버퍼램제어기

  • 기술번호 : KST2015074102
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 다중처리기 시스템의 시스템 제어기 내부에 있는 버퍼램 제어기에 대한 것이다. 본 발명의 버퍼램 제어기는 다음의 기능을 가진다. 첫째, 프로세서, VME모듈, DMA제어기로 부터 데이타 전송을 위한 요청이 있을때 주변의 데이타버퍼 및 어드레스 버퍼로 방향신호 및 인에이블신호를 제공한다. 둘째 버퍼램으로의 이중 포트를 지원하기 위해서 프로세서에서 버퍼램으로의 데이타요청(proc-rq)과 VME모듈에서 버퍼램으로 의 데이타요청(vme-rq-), DMA제어기에서 버퍼램으로의 데이타 요청(dma-rq-)을 받아서 우선순위를 결정하여 (proc-grn-), (vme-grn-). (dma-grn-)를 출력한다. 셋째, 버퍼램의 칩인에이블신호인(bram-cs[15 : 0])와 쓰기신 호인(bram-we-)신호를 동작시키기 위해 버퍼램 선택 및 쓰기 회로를 만들었으며, 이것의 출력인(proc-ram-cs-[15..0]), (proc-ram-we.), (vme-ram-cs-[5..0]) (vma-rma-we-)가 입력으로 사용되었다. 네째 VME모듈과 버퍼램의 데이타 전송을 원활하게 하기 위해(dbr-ds-)를 받아서(dtack-)와(addr-up)를 VME모듈로 출력해 준다. 다섯째, 위의 기능을 토대로 버퍼램 제어기가 제어하는 버퍼램과 버퍼램 주변의 버퍼들로의 연결도 등을 제시하였다.
Int. CL G06F 13/38 (2006.01)
CPC G06F 13/1673(2013.01) G06F 13/1673(2013.01) G06F 13/1673(2013.01) G06F 13/1673(2013.01) G06F 13/1673(2013.01)
출원번호/일자 1019930029616 (1993.12.24)
출원인 한국전자통신연구원
등록번호/일자 10-0094692-0000 (1996.01.24)
공개번호/일자 10-1995-0020205 (1995.07.24) 문서열기
공고번호/일자 1019950012514 (19951018) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1993.12.24)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최성훈 대한민국 대전직할시유성구
2 박윤옥 대한민국 대전직할시동구
3 성동주 대한민국 대전직할시
4 조호길 대한민국 대전직할시유성구
5 안희일 대한민국 대전직할시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영길 대한민국 서울특별시 강남구 테헤란로 ***, 대흥빌딩 ***호 (역삼동)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인한국전자통신연구소 대한민국 대전직할시유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
1993.12.24 수리 (Accepted) 1-1-1993-0148291-21
2 대리인선임신고서
Notification of assignment of agent
1993.12.24 수리 (Accepted) 1-1-1993-0148292-77
3 출원심사청구서
Request for Examination
1993.12.24 수리 (Accepted) 1-1-1993-0148293-12
4 대리인사임신고서
Notification of resignation of agent
1994.02.23 수리 (Accepted) 1-1-1993-0148294-68
5 출원공고결정서
Written decision on publication of examined application
1995.09.22 발송처리완료 (Completion of Transmission) 1-5-1993-0070882-36
6 등록사정서
Decision to grant
1996.01.18 발송처리완료 (Completion of Transmission) 1-5-1993-0070883-82
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

프로세서(10)의 데이터를 버퍼래(70)으로 전송하기 위해서 데이터 버퍼(1,2,3)를 거치되, 버퍼램제어기(70)에 의해서 버퍼(1,2,3,6,8,9)의 방향선택신호(DIR) 및 출력인에이블신호(OE_)가 인가되며, VME모듈(41)의 데이터를 버퍼램(70)으로 전송하기 위해서 데이터 버퍼(6,2,3)를 거치되, 버퍼램제어기(70)에 의해서 버퍼(2,3)의 방향선택신호(DIR) 및 출력인에이블신호(OE_)가 인가되고, 상기 VME모듈(41)에 의해서 버퍼(6)의 방향선택신호 및 출력인에이블신호가 인가되며, 시스템버스(50)의 데이터가 버퍼램(70)으로 전송하기 위해서 데이터 버퍼(4,5)를 거치되, DMA제어기(54)에 의해서 버퍼(4,5)의 방향선택신호(GAB_, GBA) 및 출력인에이블신호가 인가되며, 상기 프로세서(10), VMF모듈(41), 시스템버스(50)으로의 어드레스 인가는 각각 어드레스 버스(7)에서 버퍼(8)로, 버퍼(9)에서 버퍼(8)로 전송되어 버퍼램(70)으로, 상기 DMA제어기(54)에서 버퍼램(70)으로 어드레스가 인가되는 것을 특징으로 하는 이중포트 지원 및 VME인터페이스를 위한 버퍼램제어기

2 2

제1항에 있어서, 상기 버퍼램(70)으로의 이중포트를 지원하기 위해서 프로세서(10)에서 버퍼램(70)으로의 데이터 요청(proc_rq)과 VME모듈(41)에서 버퍼램(70)으로의 데이터 요청(vme_rq), DMA제어기(54)에서 버퍼램(70)으로의 데이터 요청(dma_rq)를 받아서 우선 순위를 결정하여 proc_grn_, vme_grn_, dma_grn 신호를 출력하는 것을 특징으로 하는 이중포트 지원 및 VME인터페이스를 위한 버퍼램제어기

3 3

제1항에 있어서, 상기 버퍼램(70)의 칩인에이블신호인 bram_cs[15:0]와 쓰기 신호인 bram_we를 동작시키기 위한 버퍼램 선택 및 쓰기회로(110)가 부가되는 것을 특징으로 하는 이중포트 지원 및 VME인터페이스를 위한 버퍼램제어기

4 4

제1항에 있어서, 상기 VME모듈(54)과 버퍼램(70)의 데이터전송을 원활하게 하기 위해 dbr_ds_신호를 받아서 dtack_신호 및 addr_up신호를 상기 VME모듈(54)로 출력해주는 회로가 부가되는 것을 특징으로 하는 이중포트 지원 및 VME인터페이스를 위한 버퍼램제어기

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.