| 1 |
1
입력되는 ATM 셀을 하나의 셀 단위 시간 동안 일시 저장하여 제어 처리를 위한 시간을 예비하고 제어를 위한 필드들을 추출하기 위한 셀 입력처리 수단(11), 상기 셀 입력처리 수단(11)으로 입력되는 셀이 어느 가상 연결에 속하는지를 알아내기 위해 가상 연결 식별자를 메모리의 특정 주소로 변환하는 가상 연결 식별자 번역수단(12), 상기 가상 연결 식별자 번역수단(12)에 연결되며 셀/옥텟 타이밍 신호를 입력하여 각 가상연결에 해당하는 특정 주소에 제어에 필요한 트랙픽 파라미터를 저장하는 파라미터 저장 메모리(13), 상기 파라미터 저장 메모리(13)에 저장된 입력셀의 약정 파라미터와 셀 입력시의 실제 파라미터를 비교하여 파라미터 위반 여부를 알아내어 판단된 결과를 저어해진 신호로 출력하는 결정 논리 수단(14), 및 상기 결정 논리 수단(14)으로부터의 결과 신호와 셀의 유실 수선순위를 이용하여 상기 셀 입력처리수단(11) 내의 셀을 폐기 및 태깅 처리하여 출력하는 셀 출력 처리수단(15)을 구비하는 것을 특징으로 하는 에이
|
| 2 |
2
제 1 항에 있어서, 상기 셀 입력처리수단(11)은 입력된 셀을 일시 저장하는 1셀 사이즈 버퍼(21), 입력된 셀로부터 셀 헤더의 가상 연결식별자 필드와 셀 유실 우선순위 비트를 추출하는 래치(22), 셀/옥텍 타이밍 신호를 입력하여 상기 1셀 사이즈 버퍼(21)와 상기 래치(22)로 셀 헤더로부터의 필드 및 비트 추출을 위한 타이밍을 제공하는 타이밍 생성수단(23)을 구비하고 있는 것을 특징으로 하는 에이
|
| 3 |
3
제 1 항에 있어서, 상기 가상 연결 식별자 변역 수단(12)은 상기 셀 입력 처리수단(11)으로부터 입력되는 매 순간의 가상연결식별자를 입력하여 이를 디코딩한 후 가상연결에 해당하는 파라미터 저장 메모리 주소를 출력하는 디코더(31)인 것을 특징으로 하는 에이
|
| 4 |
4
제 1 항에 있어서, 상기 파리미터 저장 메모리(13)는 ; 셀/옥텍 타이밍 신호를 입력받고 CPU 인터페이스의 엑세스 신호와 입력 셀의 상기 가상연결식별자 번역수단(12)으로부터의 액세스 신호를 같이 수용하여 원하는 메모리 액세스가 이루어지도록 하기 위한 메모리 액세스 제어수단(41), 상기 메모리 액세스 제어 수단(41)으로부터 입력되는 메모리 주소와 데이타 및 액세스 신호로부터의 해당 주소의 데이타를 저장 및 출력하는 메모리(42)를 구비하고 있는 것을 특징으로 하는 에이
|
| 5 |
5
제 1 항에 있어서, 상기 결정 논리수단(14)은 ; 현재 입력된 셀의 셀 간격시간을 계산하기 위한 현재 시간을 출력하는 N진 계수수산(51), 상기 N진 계수수단(51)에 연결되며 직전 계수시간과 현재 입력된 셀의 셀 간격 시간을 계산하기 위한 감산수단(52), 상기 감산수단(52)으로부터의 계산된 현재 입력된 셀의 셀 간격 시간과 CPU로부터의 약정된 최소 셀 간격시간을 비교하기 위한 타이밍 일치에 소용되는 플립플롭(53), 및 상기 플립플롭(53)의 출력단에 연결되어 약정된 최소 셀 간격 시간과 현재 셀 간격 시간을 비교하여 위반여부를 알아내기 위한 비교수단(54)를 구비하고 있는 것을 특징으로 하는 에이
|
| 6 |
6
제 1 항에 있어서, 상기 셀 출력처리 수단(15)은 ; 입력된 셀의 위반인지 신호와 셀유실 우선순위 비트로부터 셀의 폐기 또는 태깅 처리를 결정하는 셀 폐기/태깅 결정수단(61), 상기 셀 폐기/태깅 결정수단(61)에 연결되어 셀 옥텟이 출력 처리로 셀 태깅 또는 폐기 처리를 수행하는 출력 처리수단(62), 셀/옥텟 타이밍으로부터 셀의 출력 처리를 위한 버퍼 읽기 타이밍 신호와 태깅을 위한 출력 처리에 필요한 셀 유실 우선 순위 비트 삽입 타이밍을 상기 출력처리 수단(62)으로 제공하는 타이밍 생성수단(63)을 구비하고 있는 것을 특징으로 하는 에이
|
| 7 |
7
셀 입력처리 수단(11), 가상 연결 식별자 번역수단(12), 파라미터 저장 메모리(13), 결정 논리수단(14), 및 셀 출력 처리수단(15)을 구비하는 에이
|
