맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

다단룩업테이블에의한가상채널변환회로

  • 기술번호 : KST2015074228
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 다단 룩업테이블에 의한 가상채널 변환방식에 관한 것으로, 특히 비동기 전달방식(ATM:Asynchronous Transfer Mode)에 사용되는 TM셀의 헤더의 한영역으로서 ATM셀이 속한 논리적 채널을 나타내는 가상채널(Virtul Channel)을 해석한 후 새로운 가상채널로 변환시켜줌에 있어서 다단의 룩업테이블을 사용하여 실시간(realtime)으로 변경하는 다단 룩업테이블에 의한 가상채널변환회로에 관한 것으로, 동시에 사용가능한 가상채널의 수가 제한이 되나 24자리의 2진수로 표현가능한 전영역의 가상채널을 사용할수 있으며, 가상채널을 번역 및 변환하기 위한 메모리 영역을 획기적으로 줄임으로써 ATM 스위치의 가입자 정합회로를 경제적으로 실현가능하게 효과가 있다.
Int. CL H04L 12/00 (2006.01)
CPC H04L 45/745(2013.01) H04L 45/745(2013.01) H04L 45/745(2013.01)
출원번호/일자 1019930012862 (1993.07.08)
출원인 한국전자통신연구원, 주식회사 케이티
등록번호/일자 10-0099505-0000 (1996.05.15)
공개번호/일자 10-1995-0004803 (1995.02.18) 문서열기
공고번호/일자 1019950015065 (19951221) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1993.07.08)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 주식회사 케이티 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최대우 대한민국 대전직할시유성구
2 김철규 대한민국 대전직할시유성구
3 박홍식 대한민국 대전직할시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 케이티 대한민국 경기도 성남시 분당구
2 재단법인한국전자통신연구소 대한민국 대전직할시유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1993.07.08 수리 (Accepted) 1-1-1993-0068683-61
2 출원심사청구서
Request for Examination		 1993.07.08 수리 (Accepted) 1-1-1993-0068682-15
3 특허출원서
Patent Application		 1993.07.08 수리 (Accepted) 1-1-1993-0068681-70
4 출원인명의변경신고서
Applicant change Notification		 1994.10.13 수리 (Accepted) 1-1-1993-0068684-17
5 출원공고결정서
Written decision on publication of examined application		 1995.11.28 발송처리완료 (Completion of Transmission) 1-5-1993-0024202-08
6 등록사정서
Decision to grant		 1996.03.06 발송처리완료 (Completion of Transmission) 1-5-1993-0024203-43
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 1999.01.20 수리 (Accepted) 4-1-1999-0010652-29
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2000.01.14 수리 (Accepted) 4-1-2000-0005008-66
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.04.09 수리 (Accepted) 4-1-2002-0032774-13
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.03.13 수리 (Accepted) 4-1-2009-5047686-24
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.04.19 수리 (Accepted) 4-1-2010-5068437-23
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.01.10 수리 (Accepted) 4-1-2012-5005621-98
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.03.21 수리 (Accepted) 4-1-2012-5058926-38
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.08 수리 (Accepted) 4-1-2012-5122434-12
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.07.31 수리 (Accepted) 4-1-2013-5106568-91
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018159-78
20 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

다단 룩업테이블에 의한 가상채널 변환장치에 있어서, VPI가 도착하면 주소(A1)로 입력하고 데이터라인(D1)으로는 VPI가 의미하는 가상채널 다발을 지정하는 k개 비트의 포인터(pointer)를 출력하는 적어도 하나 이상의 제1열 룩업테이블(21), 상기 제1열 룩업테이블(21)에서 출력된 포인터와 함께 VCI1를 주소(A2L 및 A2H)로 입력받아 m개의 비트의 포인터를 출력하는 적어도 하나 이상의 제2열 룩업테이블(22), 상기 제2열 룩업테이블(22)에서 출력된 포인터(D2)와 함께 VCI2를 주소(A3L 및 A3H)로 입력받아 데이터라인(D3)으로는 변환된 가상채널(VPI/VCI)을 출력하는 적어도 하나 이상의 제3열 룩업테이블(23)을 구비하는 것을 특징으로 하는 다단 룩업테이블에 의한 가상채널 변환회로

2 2

제1항에 있어서, 상기 제1열 룩업테이블(21)은, 8비트 병렬로 변환된 데이터를 입력으로 하여 한 주기가 셀의 한 바이트 전송시간에 해당하는 클럭(CLK/8)에 의해 출력에 나타나도록 함에 있어서, 입력 데이터의 최하위 비트로부터 최상위 비트까지가 차례로 출력의 최하위 비트로부터 최상위 비트까지 나타나는 제1래칭수단(301), 상기 제1래칭수단(301)의 출력에 가상경로 식별자가 나타나 있는 동안 로직 0상태를 유지하는 상태유지신호(SVPI)와, 상기 제1래칭수단(301)의 출력에 가상채널 식별자의 첫번째 바이트(VCI1)가 나타나 있는 동안 로직 0상태를 유지하는 상태유지신호(SVCI)와, 상기 제1래칭수단(301)의 출력에 가상채널 식별자의 두번째 바이트(VCI2)가 나타나 있는 동안 로직 0상태를 유지하는 상태유지신호(SVCI2)를 입력으로 하는 제1논리합 연산수단(302), 상기 SVPI 신호와 상기 SVCI1 신호를 입력으로 하여 논리합 연산하는 제2논리합 연산수단(303), 두개의 입출력포트중 첫번째 포트는 상기 제1래칭수단(301)의 출력중 하위비트가 주소의 하위비트로 연결되고 제1래칭수단(301) 출력의 상위비트가 주소의 상위비트로 연결되며 멀티플렉싱된 출력중 하위비트가 주소의 그 다음 상위비트로 연결되고 멀티플렉싱 출력의 최상위 비트가 주소의 최상위 비트로 되며, 제1논리합 연산수단(302)의 출력을 칩인에이블(/CE) 및 아웃 인에이블(/OE)로 연결하고, 읽고 쓰기위한 신호(이하, R/W 신호)는 읽는 상태로 유지하며, 두번째 포트는 일반적인 마이크로프로세서에 연결된 제1메모리 수단(304)을 구비하고 있는 것을 특징으로 하는 다단룩업테이블에 의한 가상채널 변환회로

3 3

제1항에 있어서, 상기 제2열 룩업테이블(22)은, 상기 제1메모리 수단(304)의 상기 첫번째 입출력 포트의 데이터출력을 입력으로 하고 상기 제2논리합 연산수단(303) 출력이 클럭입력단에 연결되어 그 상승천이에서 입력이 출력으로 나타나도록 함에 있어서 데이터의 하위비트로부터 상위비트까지가 차례출력의 하위비트로부터 상위비트까지 나타나도록 하는 제2래칭수단(305), 두개의 입력 그룹중 첫번째 그룹은 모두 로직 0상태를 계속 유지하며 두번째 그룹은 상기 제2래칭수단(305)의 출력에 연결되어 상기 SVPI 신호가 로직 0상태인 동안에는 첫번째 그룹이 출력되고 상기 SVPI 신호가 로직 1상태인 동안에는 두번째 그룹이 출력되고 그 출력은 상기 제1메모리 수단(304)의 상기 첫번째 포트의 상위주소에 연결되도록 함에 있어서 제2래칭수단(305) 출력의 최상위 비트가 메모리 주소의 최상위 비트가 되도록 하는 제1멀티플렉서(306)를 구비하고 있는 것을 특징으로 하는 다단 룩업테이블에 의한 가상채널 변환회로

4 4

제1항에 있어서, 상기 제3열 룩업테이블(23)은, 두개의 입출력 포트중 첫번째 포트는 상기 제1래칭수단(301)의 출력중 하위비트가 주소의 하위비트로 연결되고 제1래칭수단(301) 출력의 상위비트가 주소의 상위비트로 연결되며 제1멀티플렉서(306)의 출력중 최상위 비트가 주소의 최상위 비트로 되며, 그 다음 비트가 주소의 그 다음 상위비트로 연결되고 SVCI2 신호를 칩인에이블(/CE) 및 아웃인에이블(/OE)로 연결하고 R/W 신호는 읽는 상태로 유지하며 두번째 포트는 일반적인 마이크로프로세서에 연결된 제2메모리수단(307), 두개의 입출력 포트중 첫번째 포트는 상기 제1래칭수단(301)의 출력중 하위비트가 주소의 하위비트로 연결되고 제1래칭수단(301) 출력의 상위비트가 주소의 상위비트로 연결되며 제1멀티플렉서(306)의 출력중 최상위 비트가 주소의 최상위 비트로 되며, 그 다음 비트가 주소의 그 다음 상위비트로 연결되고 SVCI2 신호를 칩인에이블(/CE) 및 아웃인에이블(/OE)로 연결하고 R/W 신호는 읽는 상태로 유지하며 두번째 포트는 일반적인 마이크로프로세서에 연결된 제3메모리 수단(308)을 구비하고 있는 것을 특징으로 하는 다단 룩업테이블에 의한 가상채널 변환회로

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.