1 |
1
CPU(1)와, DMA 제어기(이하, DMAC라 함)(2)와, LAN 제어기 칩(이하, LANCE라 함)(3)을 구비한 장치에 적용되는 버스 사용권 아비트레이션 회로에 있어서, 상기 LANCE(3)의 버스 사용 요구 단자(HOLD*)에 입력단이 연결된 제1인버터(U7A)와, 상기 LANCE(3)의 어드레스 선택단자(AS*)에 일입력이 연결된 낸드(NAND) 게이트(U4A)와, 상기 제1인버터(U7A)의 출력단에 프리셋(PR)단이 연결되고 상기 낸드 게이트(U4A)의 출력단에 클리어(CL)단이 연결되며 출력단이 상기 LANCE(3)의 버스 사용인식신호(HLDA*)단에 연결된 제1플립플롭(U11B)과, 상기 LANCE(3)의 버스 사용 인식 신호(HLDA*)단에 일입력이 연결되고 타입력단은 DMAC(2)의 버스 사용 인식(BGACK*) 신호단에 연결되고 출력단은 CPU(1)의 버스 사용 인식(BGACK*) 신호단에 연결된 제1앤드(AND) 게이트(U2A)와, 상기 제1인터터(U7A)의 출력단에 클럭단이 연결되고 프리셋(PR)단은 상기 LANCE(3)의 버스 사용 인식신호(HLDA*)단에 연결된 제2플립플롭(U11A)과, 상기 CPU(1)의 버스 허용 신호(BG*)단에 일입력단이 연결되고 타입력단은 상기 제2플립플롭(U11A)의 정출력단(Q)에 연결된 제1오아(OR)게이트(U3B)와, 상기 오아게이트(U3B)의 출력단에 입력단이 연결되고 출력단은 상기 낸드 게이트(U4A)의 타입력단에 연결된 제2인버터(U5A)와, 상기 제2플립플롭(U1A)의 정출력단(Q)에 일입력단이 연결되고 타입력단은 상기 DMAC(2) 버스요구 신호(BR*)단에 연결되며 출력단은 상기 CPU(1)의 버스 요구 신호(BR*)단에 연결된 제2앤드(AND)게이트(U2B)와, 상기 제2플립플롭(U*A)의 정출력단(Q)의 반전된 출력에 일입력단이 연결되고 상기 DMAC(2)의 버스 요구 신호(BR*)단에 타입력단이 연결되고 또다른 입력단은 상기 CPU(1)의 버스 허용 신호(BG*)단에 연결되는 제2오아게이트(U3A)와, 상기 제2오아게이트(U3A)의 출력단에 입력단이 연결되고 출력단은 상기 DMAC(2)의 버스 허용 신호(BG*)단에 연결된 드라이버(U6A)와, 상기 LANCE(3)의 버스 사용 인식 신호(HLDA*)에 입력단이 연결되고 상기 드라이버(U6A)의 제어단에 출력단이 연결된 제3인버터(U5B)를 구비한 것을 특징으로 하는 버스 사용권 아비트레이션 회로
|