맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

3중첩메모리의장애검출및제거회로

  • 기술번호 : KST2015074380
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 중첩 메모리의 장애를 검출하여 복원 가능한 경우에는 복원하고, 불 가능한 경우에는 장애상황을 알려주는 장애 검출 및 제거회로에 관한 것이다.본 발명은, 상호 배타적 OR 게이트(U1 내지 U3)와, OR 게이트(U7,U8,U17 내지 U19)와, 값을 실을수 있는 D플립플롭(F1* 내지 F3*)과, 3상태 버퍼(U20 내지 U22)를 구비한다.
Int. CL H03K 3/353 (2006.01) H03K 19/00 (2006.01)
CPC H03K 3/3565(2013.01)
출원번호/일자 1019920026131 (1992.12.29)
출원인 한국전자통신연구원
등록번호/일자 10-0087199-0000 (1995.07.22)
공개번호/일자 10-1994-0017187 (1994.07.26) 문서열기
공고번호/일자 1019950001085 (19950208) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1992.12.29)
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최각진 대한민국 대전직할시유성구
2 이희철 대한민국 대전직할시중구
3 백승준 대한민국 대전직할시대덕구
4 김영일 대한민국 대전직할시서구
5 김민택 대한민국 대전직할시서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인한국전자통신연구소 대한민국 대전광역시유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1992.12.29 수리 (Accepted) 1-1-1992-0141502-28
2 출원심사청구서
Request for Examination		 1992.12.29 수리 (Accepted) 1-1-1992-0141503-74
3 특허출원서
Patent Application		 1992.12.29 수리 (Accepted) 1-1-1992-0141501-83
4 의견제출통지서
Notification of reason for refusal		 1994.10.29 발송처리완료 (Completion of Transmission) 1-5-1992-0047488-86
5 지정기간연장신청서
Request for Extension of Designated Period		 1994.11.29 수리 (Accepted) 1-1-1992-0141504-19
6 의견서
Written Opinion		 1994.12.27 수리 (Accepted) 1-1-1992-0141505-65
7 명세서등보정서
Amendment to Description, etc.		 1994.12.27 수리 (Accepted) 1-1-1992-0141506-11
8 출원공고결정서
Written decision on publication of examined application		 1995.01.12 발송처리완료 (Completion of Transmission) 1-5-1992-0047489-21
9 등록사정서
Decision to grant		 1995.04.24 발송처리완료 (Completion of Transmission) 1-5-1992-0047490-78
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

3중첩 메모리의 데이터(M1,M2,M3)중 2개씩을 각각 입력받는 제1 내지 제3배타적 논리합(OR) 연산수단(U1 내지 U3); 사용자가 메모리의 장애 상태를 인식하여 메모리의 장애 상태에 따라 입력하는 신호(Fault1 내지 Fault3)을 입력받고, 외부의 제어부로부터 로드(load) 신호를 입력받는 제1 내지 제3저장수단(U4 내지 U6); 상기 배타적 논리합(OR) 연산수단(U1 내지 U3)의 출력(x1 내지 x3)을 입력받아 논리합 처리하는 제1논리합(OR) 연산수단(U7); 상기 제1 내지 제3저장수단(U4 내지 U6)의 부출력(Qb)을 입력받아 논리곱 처리하는 제1논리곱(AND) 연산수단(U9); 상기 제1논리합(OR) 연산수단(U7)의 출력과 상기 제1논리곱(AND) 연산수단(U9)의 출력을 논리곱 처리하여 일차오류신호(First_Fault)를 출력하는 제2논리곱(AND) 연산수단(U10); 상기 제2논리곱(AND) 연산수단(U10)의 출력을 일입력으로 하고 상기 제1 내지 제3배타적 논리합(OR) 연산 수단(U1 내지 U3)의 출력을 각각 타입력으로 하여 3중첩된 메모리 각각에 대한 처음 장애 발생신호(First_Fault_M1 내지 M3)를 출력하는 제3 내지 제5논리곱(AND) 연산수단(U11 내지 U13); 상기 제1 내지 제3저장수단(U4 내지 U6)의 정출력(F1 내지 F3)를 각각 일입력으로 하고 상기 제1 내지 제3배타적 논리합(OR) 연산수단(U1 내지 U3)의 출력을 각각 타입력으로 하여 논리곱 처리하는 제6 내지 제8논리곱(AND) 연산수단(U14 내지 U16); 상기 제6 내지 제8논리곱(AND) 연산수단(U14 내지 U16)의 출력을 논리합 처리하여 이차오류신호(Second Fault)를 출력하는 제2논리합(OR) 연산수단(U8); /(F1+F2+F3)*/(x1+ x2+x3) 신호와 일차오류신호 */x1 신호와 /F1*F2*F3신호와 /F1*/F2*F3*/x1 신호를 입력받아 논리합 처리하는 제3논리합(OR) 연산수단(U17); 일차오류신호 */x2 신호와 F1*/F2*F3신호와 F1*/F2*/F3*/x2 신호를 입력받아 논리합 처리하는 제4논리합(OR) 연산수단(U18); 일차오류신호 */x3 신호와 F1*F2*/F3 신호와 /F1*F2*/F3*/x3신호를 입력받아 논리합 처리하는 제5논리합(OR) 연산수단(U19); 및 상기 제3 내지 제5논리합(OR) 연산수단(U17 내지 U19)의 출력신호를 각각 인에이블 신호로서 입력받고 상기 3첩 메모리 데이터(M1 내지 M3)를 입력받아 데이터 신호(Data_out)를 출력하는 제1 내지 제3상태 버퍼링 수단(U20 내지 U22)을 구비하는 것을 특징으로 하는 3중첩 메모리 장애 검출 및 제거회로

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.