외부로부터 자체 발진클럭을 수신하여 분배하는 클럭 분배수단(1)과; 외부로부터 발진클럭을 수신하여 동기클럭을 발생하는 동기클럭 발생 수단(2); 상기 클럭 분배 수단(1)으로부터 입력받은 자체 발진클럭의 한주기 폭을 갖고 상기 동기클럭 발생 수단(2)으로부터 입력받은 동기클럭의 한주기에 해당하는 주기를 갖는 동기기준신호를 발생하는 동기기준신호 발생 수단(3); 상기 동기기준신호 발생 수단(3)으로부터 입력받은 동기기준신호 한주기 간격으로 상기 클럭 분배 수단(1)의 자체 발진클럭의 갯수를 계속 상승계수하는 상승계수 수단(4); 상기 동기기준신호 발생 수단(3)으로부터 동기기준신호를 입력받아 래치클럭을 발생하는 래치클럭 발생 수단(5); 상기 래치클럭 발생 수단(5)으로부터 입력 받은 래치클럭으로 상기 상승계수 수단(4)이 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 계속 래치하는 래치 수단(6); 상기 래치 수단(6)으로부터 입력받은 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수와 미리 셋팅해 둔 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수를 비교하여 상기 상승계수 수단(4)과 래치 수단(6)으로 동기 확인 신호를 출력하고 비교 결과를 '대', '소'를 나타내는 각각의 신호선으로 출력하는 주파수 비교 수단(7); 상기 주파수 비교 수단(7)의 출력을 주파수를 증감시키는 주파수 조정 신호로 변환하여 주파수의 '증', '감'을 나타내는 각각의 신호선으로 출력하고 클럭수의 대소를 나타내는 다음 신호가 입력되기 전에 클리어하는 주파수 조정신호 발생 수단(8); 및 상기 주파수 조정 신호 발생 수단(8)의 출력을 입력받아 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수가 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수와 궁극적으로 같아지도록 주파수 조정값을 출력하며 초기치는 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수로 셋팅되어 있는 상승 및 하강 계수 수단(9)을 구비하는 것을 특징으로 하는 동기 소요시간과 동기의 정도를 조절하는 디지틀 주파수 검출기

제1항에 있어서, 상기 클럭 분배 수단(1)은 외부의 디지틀 동기장치내 발진기로부터 자체 발진클럭을 수신하여 분배하고, 상기 동기클럭 발생 수단(2)은 상기 디지틀 동기장치로 동기원을 제공하는 외부 동기원으로부터 발진클럭을 수신하여 동기클럭을 발생하고, 상기 동기기준신호 발생 수단(3)은 상기 클럭 분배 수단(1)으로부터 자체 발진클럭을 입력받고 상기 동기클럭 발생 수단(2)으로부터 동기클럭을 입력받아 자체 발진클럭의 한주기 폭을 갖고 동기클럭의 한주기에 해당하는 주기를 갖는 동기기준신호를 발생하고, 상기 상승계수 수단(4)은 상기 클럭 분배 수단(1)으로부터 자체 발진클럭을 입력받고 상기 동기기준신호 발생 수단(2)에서 출력되는 동기기준신호를 입력받아 동기기준신호 한주기 간격으로 자체 발진클럭의 갯수를 단위 계수기 단위로 상위 비트에서 하위비트 방향으로 점진적이고 순차적인 방법에 의해 상승계수하여 최종적으로는 단위계수기 모두를 구동하여 동기기준신호 한주기 간격으로 자체 발진클럭의 갯수를 계속 상승계수하고, 상기 래치클럭 발생 수단(5)은 상기 동기기준신호 발생 수단(3)에서 출력하는 동기기준신호를 입력받아 상기 상승계수 수단(4)이 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 래치하는 클럭을 발생하고, 상기 래치 수단(6)은 상기 상승계수 수단(4)이 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 상기 래치클럭 발생 수단(5)으로부터 입력한 래치클럭을 사용하여 단위래치 단위로 상위비트에서 하위비트 방향으로 점진적이고 순차적인 방법에 의해 래치하여 최종적으로는 단위래치 모두를 구동시켜 상기 래치클럭 발생 수단(5)에서 출력한 래치클럭으로 상기 상승계수 수단(4)이 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 계속 래치하고, 상기 주파수 비교 수단(7)은 상기 래치 수단(6)이 래치하여 출력한 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수와 미리 셋팅해 둔 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수를 단위비교기 단위로 상위 비트에서 하위비트 방향으로 점진적이고 순차적인 방법에 의해 비교하여 최종적으로는 단위비교기 모두를 구동하여 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수에 대하여 상기 래치 수단(6)이 래치하여 출력한 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수를 비교하여 그 결과를 '대', '소'를 나타내는 각각의 신호선으로 출력하고 동기 확인 신호를 상기 상승계수 수단(4)과 래치 수단(6)으로 출력하고, 상기 주파수 조정 신호 발생 수단(8)은 상기 주파수 비교 수단(7)으로부터 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수에 대한 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수의 '대', '소'를 나타내는 신호를 입력받고 상기 클럭 분배 수단(1)으로부터 자체 발진클럭과 상기 동기클럭 발생 수단(2)으로부터 동기클럭을 각각 입력받아 상기 주파수 비교 수단(7)에서 출력한 클럭수의 '대', '소'를 나타내는 각각의 신호를 주파수를 증감시키는 주파수 조정 신호로 변환하여 주파수의 '증', '감'을 나타내는 각각의 신호선으로 출력하며 상기 주파수 비교 수단(7)으로부터 클럭수의 대소를 나타내는 다음 신호가 입력되기 전에 클리어하고, 상기 상승 및 하강 계수 수단(9)은 상기 주파수 조정 신호 발생 수단(8)에서 출력한 주파수의 '증', '감'을 나타내는 신호를 입력받아 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수가 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수와 궁극적으로 같아지도록 주파수 조정값을 출력하며, 초기치는 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수로 셋팅되어 있는 것을 특징으로 하는 동기 소요시간과 동기의 정도를 조절하는 디지틀 주파수 검출기

제1 또는 제2항에 있어서, 상기 상승계수 수단(4)은, n개의 m비트(m은 임의의 자연수) 단위계수기{411,412,…,41(n-2),41(n-1),41n : n은 임의의 자연수}와 상기 단위계수기에 각각 연결된 (n-1)개의 리플캐리출력 제어기{421,422,…,42(n-2),42(n-1)}를 구비하여 상기 클럭 분배 수단(1)으로부터 자체 발진클럭을 입력받고 상기 동기기준신호 발생 수단(3)에서 출력되는 동기기준신호를 입력받아 동기기준신호 한주기 간격으로 자체 발진클럭의 갯수를 m비트 단위계수기 단위로 상위 비트에서 하위비트 방향으로 점진적이고 순차적인 방법에 의해 상승계수하여, 즉n번쩨 단위계수기(41n)가 동기기준신호 한주기 간격으로 자체 발진클럭의 갯수를 계속 상승계수하여 상기 주파수 비교 수단(7)에서 n번째 단위비교기(7n)가 비교하는 두개 클럭의 갯수가 동일한 정도의 동기를 이루었다는 신호{E(n-1)}를 보내오면 (n-1)번째 리플캐리출력 제어기{42(n-1)}를 구동시켜 {n,(n-1)}번째 단위계수기{41n,41(n-1)}를 시리얼로 연결하고 동기기준신호 한주기 간격으로 자체 발진클럭의 갯수를 계속 상승계수하여 상기 주파수 비교 수단(7)에서 {n(n-1)}번째 단위비교기{7n,7(n-1)}가 비교하는 두개 클럭의 갯수가 동일한 정도의 동기를 이루었다는 신호{E(n-2)}를 보내오면 다시(n-2)번째 리플캐리출력 제어기{42(n-2)}를 구동시켜 {n,(n-1),(n-2)}번째 단위계수기{41n,41(n-1),41(n-2)}를 시리얼로 연결하는 방식으로 최종적으로는 n개의 단위계수기{411,412,…,41(n-2),41(n-1),41n} 모두를 구동하여, 동기기준신호 한주기 간격으로 자체 발진클럭의 갯수를 계속 상승계수하여 출력하는 것을 특징으로 하는 동기 소요시간과 동기의 정도를 조절하는 디지틀 주파수 검출기

제1 또는 제2항에 있어서, 상기 래치 수단(6)은 n개의 m비트 단위래치{61,62,…,6(n-2),6(n-1),6n}(n,m은 임의의 자연수)를 구비하여 상기 상승계수 수단(4)이 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 상기 래치클럭 발생 수단(5)으로부터 입력한 래치클럭을 사용하여 m비트 단위래치 단위로 상위비트에서 하위비트 방향으로 점진적으로 순차적인 방법에 의해 래치하여, 즉 n번째 단위래치(6n)로 상기 상승계수 수단(4)의 n번째 단위계수기(41n)가 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 계속 래치하다가 상기 주파수 비교 수단(7)에서 n번째 단위비교기(7n)가 비교하는 두개 클럭의 갯수가 동일한 정도의 동기를 이루었다는 신호{OE(n-1)}를 보내오면 (n-1)번째 단위래치{6(n-1)}를 구동시켜 {n,(n-1)}번째 단위래치{6n,6(n-1)}로 상기 상승계수 수단(4)의 {n,(n-1)}번째 계수기{4n,4(n-1)}가 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 계속 래치한 후 상기 주파수 비교 수단(7)에서 {n,(n-1)}번째 단위비교기{7n,7(n-1)}가 비교하는 두개 클럭의 갯수가 동일한 정도의 동기를 이루었다는 신호{OE(n-2)}를 보내오면 다시 (n-2)번째 단위래치{6(n-2)}를 구동시키는 방식으로 최종적으로는 n개의 단위래치{61,62,…,6(n-2),6(n-1),6n} 모두를 구동시켜, 상기 상승계수 수단(4)이 동기기준신호 한주기 동안 계수한 자체 발진클럭의 갯수를 상기 래치클럭 발생 수단(5)에서 출력한 래치클럭으로 계속 래치하여 출력하는 것을 특징으로 하는 동기 소요시간과 동기의 정도를 조절하는 디지틀 주파수 검출기

제1 또는 제2항에 있어서, 상기 주파수 비교 수단(7)은 n개의 m비트 단위비교기{71,72,…,7(n-2),7(n-1),7n}(n,m은 임의의 자연수)룰 구비하여, 상기 래치 수단(6)가 래치하여 출력한 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수를 미리 셋팅해 둔 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수와 m비트 단위비교기 단위로 상위 비트에서 하위비트 방향으로 점진적이고 순차적인 방법에 의해 비교하여, 즉 n번째 단위비교기(7n)에서 두개 클럭의 대소를 비교하여 두개 클럭의 갯수가 동일하면 제어신호{E(n-1),OE(n-1)}를 출력하여 상기 상승계수 수단(4)의 (n-1)번째 리플캐리출력 제어기{42(n-1)}를 구동시켜 {n,(n-1)}번째 단위계수기{41n,41(n-1)}를 시리얼로 연결하고 상기 래치 수단(6)의 {n,(n-1)}번째 단위래치{6n,6(n-1)}를 함께 구동시켜 상기 상승계수기(4)의 {n,(n-1)}번째 단위계수기{41n,41(n-1)}의 출력을 상기 래치수단(6)의 {n,(n-1)}번째 단위래치{6n,6(n-1)}로 래치한 출력을 입력하여 시리얼로 연결된 {n,(n-1)}번째 단위비교기{7n,7(n-1)}로 두개 클럭의 갯수를 비교하여 두개 클럭의 갯수가 동일하면 제어신호{E(n-2),OE(n-2)}를 출력하여 상기 상승계수 기(4)의 (n-2)번째 리플캐리출력 제어기{42(n-2)}를 구동시켜{n,(n-1),(n-2)}번째 단위계수기{41n,41(n-1),41(n-2)}를 시리얼로 연결하고 상기 래치 수단(6)의 {n,(n-1),(n-2)}번째 단위래치{6n,6(n-1),6(n-2)}를 함께 구동시켜 상기 상승계수 수단(4)의 {n,(n-1),(n-2)}번째 단위계수기{41n,41,(n-1),41(n-2)}의 출력을 상기 래치 수단(6)의 {n,(n-1),(n-2)}번째 단위래치{6n,6(n-1),6(n-2)}로 래치한 출력을 입력하여 다시 비교하는 방식으로 최종적으로는 n개의 단위비교기 모두를 구동하여, 동기기준신호 한주기 동안에 포함되어야할 이론상의 자체 발진클럭의 갯수에 대하여 상기 래치 수단(6)이 래치하여 출력한 동기기준신호 한주기 동안에 포함된 자체 발진클럭의 갯수를 mn비트단위로 비교하고 그 결과를 '대', '소'를 나타내는 각각의 신호선으로, 해당하는 신호선이 논리레벨 '하이(High)'가 되도록 하여 출력하는 것을 특징으로 하는 동기 소요시간과 동기의 정도를 조절하는 디지틀 주파수 검출기