소정의 데이터 전송 프로토콜에 따라서 시스템 버스로의 데이터전송을 위한 제어신호들을 생성하고 그리고 데이터 전송상태를 확인하는 요청기(1)와, 시스템 버스와의 블록 전송을 담당하는 DMA 제어기(2)와 ; 프로세서 어드레스/데이터 버퍼(3,4)와 DMA 데이터 버퍼(5)를 포함하고 ; 시스템버스 인터페이스 수단(6∼9)과 로컬버스 사이에 설치되는 다중 처리기 시스템 제어기의 데이터 전송 버스 인터페이스 장치에 있어서 ; 상기 인터페이스 장치는 상기 시스템 제어기 내부의 DMA 제어기(2)나 프로세서가 시스템 버스로 데이터를 요청할 때, 시스템 버스에 접속되어서 읽기 싸이클에 필요한 어드레스 버스의 중재를 수행하여, 중재에서 이긴 경우 승리(Win)신호를 출력하는 중재 수단(10)과 ; 시스템 버스를 통한 어드레스 및 데이터의 전송 결과에 대한 응답을 디코딩하여 그 결과를 출력하는 상태 체크 수단(11)과 ; 시스템 버스로부터 데이터를 래치함과 동시에 그 래치된 데이터가 자신으로의 데이터인지를 체크하여 그 결과를 출력하는 택 비교수단(12)과 ; 읽기 싸이클에 필요한 어드레스 버스의 중재를 상기 중재 수단(10)에 요청하여 버스의 사용권을 얻고, 상기 상태 체크 수단(11)의 어드레스 및 데이터의 전송 결과를 디코딩하여 제공하는 것에 응답하여 전송 에러 발생시 인터럽트를 발생하는 제1상태 제어 수단(14)과 ; 읽기 싸이클에서 실제로 버퍼 구동에 필요한 소정의 제어신호들을 발생하는 것에 의해 시스템 버스에 위치한 주기억장치로부터 시스템 제어기의 버퍼 램으로의 블록 데이터를 전송하는 제2상태 제어 수단(15)과 ; 상기 제1상태 제어 수단(14)으로부터 인에이블 신호를 받아 동작되며, 상태 체크를 하여 그 결과 신호를 상기 제1상태 제어 수단(14)으로 출력함으로써, 상기 제1상태 제어 수단(14)이 록 상태와 비지 상태에 따라 다음 상태로의 진행 조건을 결정하도록 하는 카운터 수단(13)과 ; 상기 상태 체크 수단(11)의 디코딩 결과 신호에 따라 데이터, 어드레스 전송에 관련된 에러 상황을 기록하기 위한 상태 레지스터 수단(16)과 ; 상기 제1 및 제2상태 제어 수단(14,15)으로부터의 소정의 제어신호들에 응답하여 상기 프로세서 어드레스/데이터 버퍼 수단과 상기 DMA데이터 버퍼 수단을 구동할 수 있는 소정의 제어신호들을 발생하는 버퍼 구동 수단(17)을 포함하는 것을 특징으로 하는 시스템 제어기 모듈에서의 요청기 읽기 제어기