| 1 |
1
반도체 장치의 제조방법에 있어서, 기판(1) 상에 분리영역(2)을 형성하고 집적회로 소자를 형성한 후 층간절연막용 산화막(6)을 증착하는 제1단계와; 상기 산화막(6) 위에 포토레지스트를 도포하여 컨택 패턴을 정의한 후 상기 산화막(6)을 식각하고 상기 포토레지스트를 제거하여 컨택(7)을 형성하는 제2단계와; 실리사이드의 생성을 위해 제2단계에서 형성된 구조물 위에 금속박막(8)을 약 10~100 ㎚ 정도의 두께로 증착하는 제3단계와; 상기 금속 박막(8) 위에 폴리실리콘 박막(또는, 비정질 실리콘 박막)(9)을 상온~500℃의 온도에서 증착하고 도핑시키는 제4단계와; 되식각 방법에 의해, 상기 제4단계에서 생성된 폴리실리콘 박막(또는 비정질 실리콘 박막)(9) 중 플러그(10) 부분만 남기고 나머지 부분을 제거하는 제5단계와; 실리사이드의 생성을 위해, 상기 제5단계에서 형성된 구조물 위에 금속 박막(11)을 10~100 ㎚의 두께로 증착하고, 300℃~700℃의 온도에서 열처리하여 실리사이드 플러그(12)를 형성한 후, 실리사이드가 되지 않은 금속 박막을 제거하는 제6단계와; 상기 제6단계에서 형성된 구조물 위에 배선용 금속(13)을 증착하고, 원하는 패턴대로 식각하여 금속 배선을 형성하는 제7단계와; 상기 금속배선 위에 층간절연막(14)을 형성한 후 식각하여 비어 호올(15)을 형성하고, 그 위에 금속박막(16)을 10~100㎚의 두께로 증착하는 제8단계와; 상기 제8단계에서 형성된 구조물 위에 폴리실리콘 박막(또는, 비정질 실리콘 박막)을 상온~500℃의 온도에서 증착한 후, 플러그(17)만 남기고 나머지를 제거하는 제9단계와; 실리사이드의 생성을 위한 금속박막(18)을 10~100㎚의 두께로 증착하고, 300℃~700℃의 온도에서 열처리하여 실리사이드 플러그(19)를 형성한 후, 실리사이드가 되지 않은 금속박막을 제거한 다음, 배선용 금속(20)을 증착하고 원하는 패턴을 식각하여 금속배선을 형성하는 제10단계로 구성된 것을 특징으로 하는 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 제3단계에서 증착되는 금속박막(8)과, 상기 제6단계에서 증착되는 금속박막(11)과, 상기 제8단계에서 증착되는 금속박막(16)은 Pt, Co, Ti, Ni 중 하나로 형성되는 것을 특징으로 하는 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법
|
