| 1 |
1
VLSI기술을 이용한 신경망 전용 디지탈 프로세서에서, 연산의 파이프라인 동작을 위해서 분리된 메모리 구성(WM,XM)을 갖는 메모리 및 범용 레지스터 블럭(10), 프로그램 메모리 및 제어 블럭(11), 2단계 파이프라인 병렬-병렬 곱셈기(20) 병렬 덧셈/뺄셈기(21) 논리기(22) 및 누산기(23)으로 구성되어 필요한 각종 연산을 수행하는 연산기 블럭(12), 및 프로세서간 통신을 위한 통신 블럭(13)의 4개의 블럭; 그리고 프로그램을 업/다운 로딩(Up/Down Loading)하기 위한 프로그램용 버스(14)와 데이타를 전달하기 위한 데이타용 버스(15)로 분리된 형태의 버스(BUS)로 구성되는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서
|
| 2 |
2
제1항에 있어서, 상기 연산 블럭(12)은 곱셈 연산을 하는 2단계 파이프라인 병렬-병렬 곱셈기(20), 덧셈과 뺄셈 연산을 하는 병렬 덧셈/뺄셈기(21), 논리 연산 및 논리 연산과 관련되는 연산을 하는 논리기(22), 연산 결과를 다시 저장하는 누산기(23), 캐리 플래스(AC) 오버플로우 플래스(AV) 및 누산기의 값이 음수/영/양수를 나타내는 플래그(AN/AZ/AP)를 저장하기 위한 플래그 레지스터(24), 데이타를 임시로 저장하기 위한 레지스터(25)와 데이타 선택용 먹스(MUX)(26)로 구성되는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서
|
| 3 |
3
제1항에 있어서, 상기 연산 블럭(12)은 그 곱셈기(20)가 2단계 파이프라인 동작을 하며, 덧셈/뺄셈기(21)와 직렬로 연결되어 3단계 파이프라인 동작을 하는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서
|
| 4 |
4
제1항에 있어서, 상기 연산 블럭(12)은 연속적인 데이타 공급을 위해서, 신경망 모델에 중요한 가중치를 가지고 있는 메모리와 입력값을 가지고 있을 메모리를 위해서 분리된 구조의 메모리를 갖는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서
|
| 5 |
5
제1항 또는 제2항에 있어서, 상기 연산기(12)은 가능한 최단의 경로를 선택하고 프로세서 안에서 흘러가는 데이타의 경로를 균등하게 하기 위해서, 논리기(22)를 누산기(23) 밖에 두고 외부에서 오는 IO값은 가능한 짧은 경로만을 흘러가도록 구성되는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서
|
| 6 |
6
제1항에 있어서, 상기 메모리 및 범용 레지스터 블럭(10)은 변수의 반복적인 사용을 위해서 사용되어 프로세서의 성능을 향상시키는 범용 레지스터; 가중치를 저장하기 위한 sRAM(30), 신경망 모델 계산을 편리하게 하기위한 연속된 메모리 번지들의 그룹을 지정하는 포인터 레지스터(32), 주소를 계산하기 위한 덧셈기(34), 및 주소를 임시로 저장하기 위한 레지스터(37)로 구성되는 가중치 메모리(WM); 입력값을 저장하기 위한 sRAM(31), 연속된 메모리 번지들의 그룹을 지정하기 위한 여러개의 포인터 레지스터(33), 주소를 계산하기 위한 증가기(35), 및 주소를 임시로 저장하기 위한 레지스터(37)로 구성되는 입력치 메모리(XM); 및 어레이 프로세서의 외부에서 데이타를 업/다운 로딩(Up/Down Load-ing)하기 위한 주소 버스(38)로 구성되는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서
|
| 7 |
7
신경망 전용 디지탈 어레이 프로세서로 이루어진 시스템에서, 2-차원(Dimension)형태로 배열된 상기 프로세서(50), 호스트 컴퓨터(53)를 연결하기 위해서 접속회로(51), 외부의 메모리(54)를 접속하기 위한 접속 회로(52), 양방향 데이타 교환이 가능한 데이타 버스(55) 및 호스트 컴퓨터(53)에서 단방향으로 주소를 보내기 위한 주소 버스(56)로 구성되는 것을 특징으로 하는 MIND형 신경망 전용 디지탈 어레이 프로세서를 이용한 시스템
|
