| 1 |
1
다중칩 패키지 기판인 세라믹기판(1)상에 실장될 소자들(5)의 위치에 다수의 비아홀(2)을 형성시키는 제1공정과, 열전도성이 좋은 페이스트(3)를 기판위에 놓고, 프린터(Printer)를 이용하여 스퀴징(Squeezking)하여 상기 비아홀(2)에 페이스트(3)를 채우고 건조(Drying) 및 굽기(Firing) 공정을 통하여 상기 페이스트(3)를 고체화시키는 제2공정과, 비아홀(2) 부분을 제외한 상기 세라믹판(1) 윗면에 컨덕터 패턴(Conductor Pattern)인 유전체 및 도전체층(4)을 형성하고, 수동소자와 능동소자(5)를 세라믹기판(1) 위에 실장하는 제3공정과, 상기 세라믹판(1) 밑면에 금속판(7)을 부착하는 제4공정과, 상기 세라믹 기판(1)상에 실장된 수동소자나 능동소자(5)가 외부로 부터 오염되는 것을 막기 위하여 세라믹 기판상의 소자(5)들을 캡(8)으로 허메틱 실링(Hermetic Sealing)하는 제5공정을 포함하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 2 |
2
제1항에 있어서, 상기 세라믹기판(1)의 양측면에 PCB에 표면 실장법을 사용하여 자동화 할 수 있도록 일렉트리 에지 클립(Elootrio Edge Clip ; 9)을 부착시키는 제6공정을 더 포함하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 3 |
3
제1항에 또는 제2항에 있어서, 상기 세라믹기판(1)은 후막공정(Thick Film)이 가능한 92%의 알루미나(Al2O3) 기판을 사용하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 4 |
4
제1항 또는 제2항에 있어서, 상기 제1공정에서 형성되는 비아홀은(2), 1㎜ 내지 2
|
| 5 |
5
제1항 또는 제2항에 있어서, 상기 제1공정에서의 비아홀 형성은 총 비아홀(2)의 전체면적이 세라믹기판(1)의 전체면적의 10%가 넘지 않도록 형성하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 6 |
6
제1항 또는 제2항에 있어서, 상기 제2공정에서의 페이스트(3)는 은(Au) 페이스트나 구리(Cu) 페이스트중 어느 하나인 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 7 |
7
제1항 또는 제2항에 있어서, 상기 제3공정에서의 소자(5)들의 실장은 도전체층에 연결하기 위하여 베어칩(Bare Chip)인 경우에는 와이어 본딩(Wire Bonding)에 의하여 실장하고, 칩 저항, 칩 캐패시터는 표면 실장에 의해 실장하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 8 |
8
제1항 또는 제2항에 있어서, 상기 제4공정에서의 금속판(7)은 써멀 에폭시(6)를 사용하여 부착하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 9 |
9
제1항 또는 제2항에 있어서, 상기 제4공정에서의 금속판(7)은 상기 비아홀(2)을 채운 페이스트(3)의 재료와 동일한 성분의 재료로 구성하는 것을 특징으로 하는 다중칩 패키지 제작방법
|
| 10 |
10
제1항 또는 제2항에 있어서, 상기 캡(8)은 Kovar 재료를 사용한 캡인 것을 특징으로 하는 다중칩 패키지 제작방법
|
