소자격리후 컬렉터 영역에 산화막(7)을 성장시키는 공정과;

베이스 박막(8)/얇은 산화막(9)/티타늄 박막(10)/산화막(11)을 순차적으로 적층하는 공정과;

감광막을 마스크로서 사용하여 웨이퍼 전면에 고농도의 봉소를 이온주입하고 에이터 영역의 산화막을 선택적으로 식각하여 노출되는 티타늄 박막(10)을 선택적으로 식각한 다음 처리하여 티타늄 실리사이드(15)를 형성하는 공정과;

베이스 전극 부분 이외의 산화막(14)/티타늄 실리사이드(15)/베이스 박막(16)을 순차적으로 식각한 후 베이스 전극인 티나늄 실리사이드(16)을 순차적으로 식각한 후 베이스 전극인 티타늄 실리사이드 박막의 측면에 측면 절연막(17,17')을 형성하여 베이스와 에미터를 격리시키는 공정과;

실리콘 박막(18)을 형성하고 열처리하여 에미터(19)를 형성하는 공정을 포함하는 자기정렬 쌍극자 트랜지스터의 제조방법

제1항에 있어서,

상기 산화막(9)은 30∼70Å의 두께로 형성되는 자기정렬 쌍극자 트랜지스터의 제조방법

제1항에 있어서,

상기의 에미터용 실리콘 박막(18)은 이온 주입과 다결정 실리콘 또는 인-시추(in-situ) 도핑된 다결정 실리콘 자기정렬 쌍극자 트랜지스터의 제조방법

제3항에 있어서,

상기의 에미터용 실리콘 박막(18)과 상기 베이스 박막(16) 사이에 n-형의 불순물이 첨가된 실리콘 박막을 형성하는 공정을 부가적으로 포함하는 자기정렬 쌍극자 트랜지스터의 제조방법

제1항에 있어서,

컬렉터 영역의 상기 산화막(7)은 500∼3000Å 두께로 형성되는 자기정렬 쌍극자 트랜지스터의 제조방법

제1항에 있어서,

베이스 박막(16)은 실리콘, 실리콘 저매늄(SiGe), 실리콘/실리콘 저매늄, 또는 실리콘/실리콘 저매늄/실리콘 박막 중 하나로 형성되는 자기정렬 쌍극자 트랜지스터의 제조방법

제6항에 있어서,

상기 실리콘 저매늄 박막으로 컬렉터-베이크 접합 계면으로 부터 에미터-베이스 접합 계면으로 감소되는 저매늄(Ge)의 농도를 갖는 자기정렬 쌍극자 트랜지스터의 제조방법

제6항 또는 제7항에 있어서,

상기 실리콘 저매늄 박막내의 저매늄 함량비가 0∼30%인 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터의 제조방법