| 1 |
1
고집적형 자기정렬 바이폴라 트랜지스터의 제조방법에 있어서, a) 전도성 매몰컬렉터(22)와 컬렉터층(23)이 형성된 반도체 기판(21)의 전면에 트렌치의 깊이를 제어하고 후속의 평탄화 공정시 연마중지막으로 사용하기 위한 규소산화막(4'), 폴리실리콘층(5'), 규소산화막(6'), 질화막(7') 및 다결정규소박막(8')들을 순차적으로 형성하는 공정 ; b) 격리마스크를 사용하여 상기 매몰컬렉터(22)의 소정부위까지 트렌치식각하여 트렌치패턴을 형성한 후, 이 트렌치패턴을 충분히 피복할 수 있을 정도의 두께로 절연물(24')을 도포하는 공정 ; c) 상기 다결정규소박막(8')을 1차 연마중지막으로 이용하고, 상기 질화막(7')을 2차 연마중지막으로 이용하여 상기 트랜치패턴을 채운 절연물(24')을 기계화학적 연마방법(Chemical-Mechanical Polishing)에 의해 평탄화하는 공정 ; d) 상기 평탄화된 격리절연막(24)을 포함한 활성영역 상부를 보호하기 위한 패턴을 형성하고, 상기 격리절연막(24)에 의해 격리된 비활성영역의 컬렉터층(23)을 노출시킨 후 열산화하여 열산화막(25)을 형성하는 공정, e) 기판의 전면에 외성베이스 물질인 폴리실리콘(11')과 절연막(12')을 형성한 후, 상기 활성영역내의 절연막(4')의 일부가 노출될 수 있도록 패터닝하여 외성베이스(26) 영역과 접속다결정규소막(31)을 동시에 형성하는 공정 ; f) 상기 패턴의 전면에 걸쳐 질화막(28)을 형성하고 상기 노출된 절연막(4')을 식각하고 이 식각부위에 SEG(Selective Epitaxial Growth) 공정을 이용하여 베이스(30)를 형성하고, 상기 질화막(28)의 측면에 에미터 영역을 정의하기 위한 측벽막(32)을 형성하는 공정 ; 및 g) 상기 공정을 통하여 정의된 에미터 영역의 전도성 에미처층(33)을 형성하고, 각 전극을 배선하는 공정으로 이루어진 바이폴라 트랜지스터의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 1차 연마중지막으로 사용된 상기 다결정규소박막(8')과 2차 연마중지막으로 사용된 질화막(7')의 두께는 상기 트렌치 패턴의 깊이와 격리절연막(24)과의 연마선택비를 고려하여 결정되며, 상기 폴리실리콘층(5')의 두께는 약 2000Å이고, 상기 산화막(4')의 두께는 약 300∼500Å인 바이폴라 트랜지스터의 제조방법
|
| 3 |
3
제1항에 있어서, 상기 (b) 공정의 트렌치 패턴을 채우는 절연물(24')이 BPSG(Boron Phosphorous Silica Glass), Si3N4 및 폴리아미드(polyimide) 중의 어느 하나에 바이폴라 트랜지스터의 제조방법
|
| 4 |
4
제1항에 있어서, 상기 (g) 공정의 전도성 에미터층(33)이 1×1020㎝-3 이상의 불순물농도를 가진 단일성분의 폴리실리콘으로 이루어진 바이폴라 트랜지스터의 제조방법
|
| 5 |
5
제1항에 있어서, 상기 (g) 공정의 전도성 에미터층(33)이 1018㎝-3 이하의 단결정실리콘으로 이루어진 하부층과, 전극과의 오믹접촉을 위해 고농도로 이온주입된 1×1020㎝-3 이상의 불순물농도를 가진 다결정실리콘으로 이루어진 상부층으로 구성된 바이폴라 트랜지스터의 제조방법
|
| 6 |
6
고집적형 자기정렬 바이폴라 트랜지스터의 제조방법에 있어서, a) 전도성 매몰컬렉터(22)와 컬렉터층(23)이 형성된 반도체 기판(21)의 전면에 트렌치의 깊이를 제어하고 후속의 평탄화 공정시 연마중지막으로 사용하기 위한 규소산화막(4'), 폴리실리콘층(5'), 규소산화막(6'), 질화막(7') 및 다결정규소박막(8')들을 순차적으로 형성하는 공정 ; b) 활성영역을 정의한 후, 비활성영역의 상기 다결정규소박막(8'), 질화막(7') 및 규소산화막(6')을 순차적으로 식각한 후, 이 식각부위의 측면에 트렌치의 폭을 결정하기 위한 측벽질화막(54)을 형성하는 공정 ; c) 상기 측면질화막(57)을 개구하고 개구된 측면질화막 패턴을 이용하여 트렌치 패턴을 형성하고, 이 트렌치가 충분히 피복될 수 있도록 기판의 전면에 절연물(44')을 매몰하는 공정 ; d) 상기 활성영역의 질화막(7')과 비활성영역의 컬렉터층(23)을 노출시킨 후, 기판을 열산화하여 절연물로 채워진 저심도랑(44)에 의해 격리된 비활성영역에 열산화막(45)을 형성하는 공정 ; e) 기판의 전면에 외성베이스 물질인 폴리실리콘(11')과 절연막(12')을 형성한 후, 상기 활성영역내의 절연막(4')의 일부가 노출될 수 있도록 패터닝하여 외성베이스(26) 영역과 접속 다결정규소막(31)을 동시에 형성하는 공정 ; f) 상기 패턴의 전면에 걸쳐 질화막(28)을 형성하고 상기 노출된 절연막(4')을 식각하고 이 식각부위에 SEG(Selective Epitaxial Growth) 공정을 이용하여 베이스(30)를 형성하고, 상기 질화막(28)의 측면에 에미터 영역을 정의하기 위한 측벽막(32)을 형성하는 공정 ; 및 g) 상기 공정을 통하여 정의된 에미터 영역에 전도성 에미터층(33)을 형성하고, 각 전극을 배선하는 공정으로 이루어진 바이폴라 트랜지스터의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 (c) 공정의 트렌치 패턴을 채우는 절연물(44')이 BPSG(Boron Phosphorous Silical Glass), Si3N4 및 폴리아미드(polyimide) 중의 어느 하나로 구성된 바이폴라 트랜지스터의 제조방법
|
| 8 |
8
제6항에 있어서, 상기 (g)공정의 전도성 에미터층(33)이 1×1020㎝-3 이상의 불순물농도를 가진 단일성분의 폴리실리콘으로 이루어진 바이폴라 트랜지스터의 제조방법
|
| 9 |
9
제6항에 있어서, 상기 (g)공정의 전도성 에미터층(33)이 1018㎝-3 이하의 단결정실리콘으로 이루어진 하부층과, 전극과의 오믹접촉을 위해 고농도로 이온주입된 1×1020㎝-3 이상의 불순물농도를 가진 다결정실리콘으로 이루어진 상부층으로 구성된 바이폴라 트랜지스터의 제조방법
|
