맞춤기술찾기

이전대상기술

화합물 반도체 소자의 오믹전극 형성방법

  • 기술번호 : KST2015075165
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 화합물 반도체 소자의 오믹전극 형성방법에 관한 것으로서, 화합물 반도체의 기판 상에 채널층을 결정 성장하고 이채널층 상부의 소정 부분에 감광막을 형성하는 공정과, 상기 채널층과 감광막의 상부에 금속 초격자층과 오믹 접촉전극 구조를 이루는 오믹 금속층을 형성하는 공정과, 상기 감광막을 제거함과 동시에 상부에 형성된 오믹 금속층도 제거하고 상기 채널층의 노출된 부분과 오믹 금속층의 상부에 보호층을 형성한 후 상기 오믹 금속층을 저온과 고온에서 연속적으로 2단계 급속 열처리하는 공정과, 상기 보호층을 제거하고 상기 채널층과 오믹 금속층의 상부에 PMMA의 제1 감광막과 P(MMA-MAA)의 제2 감광막을 형성한 후 상기 제1 및 제2 감광막을 노광 및 현상하여 상기 채널층을 노출시키는 T자 형의 개구를 형성하는 공정과, 상기 개구를 통해 상기 채널층의 노출된 부분과 상기 제1 및 제2 감광막의 상부에 게이트 금속전극을 형성하는 공정과, 상기 제1 및 제2 감광막을 리프트-오프 방법에 의해 제거함과 동시에 상부의 게이트 금속전극을 제거하는 공정을 구비한다. 따라서, 오믹 금속 전극을 열처리시 오믹 금속의 표면이 부풀어지는 것을 방지하므로 오믹 전극의 접촉 저항을 향상시킬 수 있으며, 또한, 오믹 금속 표면을 평탄하게 하여 서브미크론급의 미세한 게이트 패턴을 용이하게 형성할 수 있다.
Int. CL H01L 29/80 (2006.01) H01L 21/338 (2006.01)
CPC H01L 29/452(2013.01) H01L 29/452(2013.01)
출원번호/일자 1019950051465 (1995.12.18)
출원인 한국전자통신연구원
등록번호/일자 10-0163746-0000 (1998.09.08)
공개번호/일자 10-1997-0054262 (1997.07.31) 문서열기
공고번호/일자 (19981201) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1995.12.18)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤형섭 대한민국 대전광역시 유성구
2 이진희 대한민국 대전광역시 유성구
3 박병선 대한민국 대전광역시 유성구
4 박철순 대한민국 대전광역시 유성구
5 편광의 대한민국 대전광역시 동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영길 대한민국 서울특별시 강남구 테헤란로 ***, 대흥빌딩 ***호 (역삼동)
2 원혜중 대한민국 서울특별시 강남구 테헤란로**길 **, 서울빌딩 *층 (역삼동)
3 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
4 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent
1995.12.18 수리 (Accepted) 1-1-1995-0199501-89
2 특허출원서
Patent Application
1995.12.18 수리 (Accepted) 1-1-1995-0199500-33
3 출원심사청구서
Request for Examination
1995.12.18 수리 (Accepted) 1-1-1995-0199502-24
4 출원인정보변경 (경정)신고서
Notification of change of applicant's information
1997.05.09 수리 (Accepted) 1-1-1995-0199503-70
5 대리인선임신고서
Notification of assignment of agent
1997.08.22 수리 (Accepted) 1-1-1995-0199504-15
6 등록사정서
Decision to grant
1998.08.21 발송처리완료 (Completion of Transmission) 1-5-1995-0105229-21
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

화합물 반도체의 기판 상에 채널층을 결정 성장하고 이 채널층 상부의 소정 부분에 감광막을 감광막을 형성하는 공정과, 상기 채널층과 감광막의 상부에 금속 초격자층과 오믹 접촉전극 구조를 이루는 오믹 금속층을 형성하는 공정과, 상기 감광막을 제거함과 동시에 상부에 형성된 오믹 금속층도 제거하고 상기 채널층의 노출된 부분과 오믹 금속층의 상부에 보호층을 형성한 후 상기 오믹 금속층을 저온과 고온에서 연속적으로 2단계 급속 열처리하는 공정과, 상기 보호층을 제거하고 상기 채널층과 오믹 금속층의 상부에 PMMA의 제1감광막과 P(MMA-MAA)의 제2감광막을 형성한 후 상기 제1 및 제2 감광막을 노광 및 현상하여 상기 채널층을 노출시키는 T자형의 개구를 형성하는 공정과, 상기 개구를 통해 상기 채널층의 노출된 부분과 상기 제1 및 제2 감광막의 상부에 게이트 금속전극을 형성하는 공정과, 상기 제1 및 제2 감광막을 리프트-오프 방법에 의해 제거함과 동시에 상부의 게이트 금속전극을 제거하는 공정을 구비하는 화합물 반도체 소자의 오믹전극 형성방법

2 2

제1항에 있어서, 상기 금속 초격자층을 Pd, Mi 및 Ge가 각각 20∼70Å의 두께로 증착하여 형성하는 화합물 반도체 소자의 오믹전극 형성 방법

3 3

제1항에 있어서, 상기 오믹 금속층을 Ni를 100∼300Å, Ge를 500∼700Å, Au를 1500∼2000Å로 순차적으로 두껍게 증착하여 형성하는 화합물 반도체 소자의 오믹전극 형성방법

4 4

제1항에 있어서,상기 보호층을 산화막/SixOyNz막의 이중층 또는 산화막/SixOyNz/산화막의 삼중층으로 형성하는 화합물 반도체 소자의 오믹전극 형성방법

5 5

제4항에 있어서, 상기 보호층을 저온 PECVD방법으로 형성하는 화합물 반도체 소자의 오믹전극 형성방법

6 6

제1항에 있어서, 상기 2단계 급속 열처리를 270∼300℃의 저온과 400∼470℃의 고온으로 실시하는 화합물 반도체 소자의 오믹전극 형성방법

7 7

제6항에 있어서, 상기 2단계 급속 열처리를 저온과 고온에서 각각 20초 동안 실시하는 화합물 반도체 소자의 오믹전극 형성방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.