1 |
1
불순물이 고농도로 도핑된 실리콘 기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘 기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뽀족해지도록 팁의 표면과 실리콘 기판의 표면을 열 산화시켜 산화막을 형성하고 상기 팁에 형성된 산화막의 표면에 측벽을 형성하는 공정과, 상기 측벽이 형성되지 않아 노출된 산화막 상부 팁의 주위를 제외한 부분에 감광막 패턴을 형성하고 상기 실리콘 기판을 회전시키면서 팁의 하부까지 불순물을 주입한 후 열처리하여 저항층을 형성하는 공정과, 상기 감광막 패턴, 측벽, 산화막 및 보호막을 제거하여 팁을 노출시키고 상기 반도체기판과 팁의 상부에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막의 상부에 게이트 전극 및 상기 팁의 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치 백하여 제거함과 동시에 상기 팁과 대응하는 부분의 게이트 전극을 제거하여 상기 게이트 절연막을 노출시키는 공정과, 상기 게이트 전극을 식각 마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 측방향으로 제거되어 게이트 전극이 오버 행되도록 습식 식각하여 상기 팁을 노출시키는 공정을 구비하는 전계방출소자의 제조방법
|
2 |
2
제1항에 있어서, 상기 실리콘 기판이 N형인 전계방출소자의 제조방법
|
3 |
3
제1항에 있어서, 상기 보호막을 열산화막으로 형성하는 전계방출소장의 제조방법
|
4 |
4
제1항에 있어서, 상기 보호막을 산화막과 질화막으로 형성하는 전계방출소자의 제조방법
|
5 |
5
제3항 또는 제4항에 있어서, 상기 보호막을 100nm~500nm 의 두께로 형성하는 전계방출 소자의 제조방법
|
6 |
6
제1항에 있어서, 상기 팁을 SF6 가스를 사용하여 상기 실리콘 기판(21)을 등방성 식각하는 1단계 식각과 SF6 가스와 O2 가스를 혼합하여 상기 등방성 식각된 부분을 비등방성 식각하여 형성하는 전계 방출소자의 제조방법
|
7 |
7
제1항에 있어서, 상기 측벽을 형성하는 공정은, 상기 보호막 및 산화막의 상부에 Si3N4 박막을 100nm~400nm 정도의 두께로 증착하는 단계와, 상기 Si3N4 박막을 RIE(Reactive Ion Etching) 에 의해 에치백하는 단계로 이루어지는 전계방출소장의 제조방법
|
8 |
8
제1항에 있어서, 상기 실리콘 기판을 45°로 회전시키면서 이온 주입 방법에 의해 불순물을 20°∼70°의 각도로 주입하는 것을 특징으로 하는 전계방출소자의 제조방법
|
9 |
9
제8항에 있어서, 상기 불순물으로 실리콘을 주입하여 저항층을 비정질화시키는 전계방출소자의 제조방법
|
10 |
10
제8항에 있어서,상기 불순물이 상기 실리콘 기판과 반대 도전형인 p형 불순물인 전계방출소자의 제조방법
|
11 |
11
제10항에 있어서, 상기 불순물이 B, P, As 또는 Sb인 전계방출소자의 제조방법
|
12 |
12
제1항에 있어서, 상기 게이트 절연막을 TEOS나 산화막으로 형성하는 전계방출소자의 제조방법
|
13 |
13
제12항에 있어서, 상기 게이트 절연막을 100~1000nm 의 두께로 형성하는 전계방출소자의 제조방법
|
14 |
14
제1항에 있어서, 상기 게이트 전극을 W, TiW, Mo, Au 의 금속, 폴리실리콘 또는 실리사이드로 형성하는 전계방출소자의 제조방법
|
15 |
15
제1항에 있어서, 상기 희생막을 SOG(Spin-On-Glass)막으로 형성하는 전계방출소자의 제조방법
|