맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

직접 디지탈 주파수합성기

  • 기술번호 : KST2015075201
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 종래의 CMOS 소자기술로 제작된 직접 디지털 주파수 합성기(DDS)의 합성된 주파수는 최대 동작 클럭 주파수의 1/4에 해당하는 낮은 출력 주파수 때문에 DDS 단독으로는 50 MHz 이상의 고주파 합성기로서는 부적당하였다.종래 기술의 단점인 저주파수 출력을 개선하기 위하여, 병렬 연결된 파이프라인 구조의 위상누산기, 및 잡음성형기를 포함하는 것을 특징으로 하여, 최종 출력이 DDS 한 개의 출력 주파수보다도 4배 혹은 그 이상의 합성된 출력 주파수를 얻을 수 있도록 구성하였고, 종래의 저전력 CMOS 소자 기술로 제작할 경우 소형화와 저전력화가 가능하다.
Int. CL H03L 7/16 (2006.01)
CPC G06F 1/0328(2013.01) G06F 1/0328(2013.01)
출원번호/일자 1019950053659 (1995.12.21)
출원인 한국전자통신연구원
등록번호/일자 10-0141285-0000 (1998.03.19)
공개번호/일자 10-1997-0055573 (1997.07.31) 문서열기
공고번호/일자 (19980715) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1995.12.21)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김대용 대한민국 대전광역시 중구
2 곽명신 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영길 대한민국 서울특별시 강남구 테헤란로 ***, 대흥빌딩 ***호 (역삼동)
2 원혜중 대한민국 서울특별시 강남구 테헤란로**길 **, 서울빌딩 *층 (역삼동)
3 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
4 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1995.12.21 수리 (Accepted) 1-1-1995-0207381-29
2 대리인선임신고서
Notification of assignment of agent		 1995.12.21 수리 (Accepted) 1-1-1995-0207380-84
3 특허출원서
Patent Application		 1995.12.21 수리 (Accepted) 1-1-1995-0207379-37
4 출원인정보변경 (경정)신고서
Notification of change of applicant's information		 1997.05.07 수리 (Accepted) 1-1-1995-0207382-75
5 대리인선임신고서
Notification of assignment of agent		 1997.08.25 수리 (Accepted) 1-1-1995-0207383-10
6 등록사정서
Decision to grant		 1998.02.27 발송처리완료 (Completion of Transmission) 1-5-1995-0109515-78
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

주파수 조정 입력을 입력받는 입력단; 상기 입력단과 연결되며, 시스템 클락에 응하여 주파수 조정입력을 저장하는 프리스큐 래치(Pre-Skew Latch); 상기한 프리스큐 래치가 일 입력부와 연결되고, 상기한 프리스큐 래치를 통해 입력된 주파수 조정 입력이 시스템 클락에 응하여 가산되므로 출력신호의 위상값을 계수하는, 파이프라인 구조의 NCO형 위상가산기: 및 상기 위상가산기의 출력부에 입력부가 연결되며, 소정의 상위바이트는 출력하고 그외의 하위 비트는 상기 위상가산기의 다른 입력부에 출력하는 위상레지스터로 구성된 위상누산기; 상기 위상누산기의 출력부에 입력부가 연결되며, 소정의 상위 비트는 출력하고, 나머지 하위비트는 입력부로 다시 궤환되어 필터링 역할을 하는 잡음성형기; 상기 잡음성형기의 출력부에 입력부가 연결되며, 상기 잡음성형기를 구성하는 다수개의 전가산기 사이의 동기를 맞추기 위하여 상기 잡음성형기의 출력을 저장하는 디스큐 래치(De-Skew Latch); 상기 디스큐 래치의 출력부에 입력부가 연결되며, 상기 디스큐 래치를 통해 입력된 비트 수 만큼 샘플링하여 결정된 일련의 파형정보 데이터비트를 출력하는 사인 롬; 상기 사인 롬의 출력부에 입력부가 연결되며, 상기 사인 롬에서 출력된 파형정보 데이터비트를 아날로그 신호로 변환하는 디지털/아날로그 변환기; 및 상기 디지털/아날로그 변환기의 출력부에 입력부가 연결되며, 상기 디지털/아날로그 변환기로부터 출력되는 아날로그 신호를 입력받아 고주파를 제거하여 정현파를 출력하는 저역통과필터로 구성된 것을 특징으로 하는 직접 디지털 주파수 합성기

2 2

제 1 항에 있어서, 상기 잡음 성형기는 위상가산기와 위상레지스터로 구성된 위상누산기가 다수개 직렬로 연결되어 형성된 것을 특징으로 하는 직접 디지털 주파수 합성기

3 3

제 1 항 또는 제 2 항에 있어서, 상기 위상가산기는 파이프라인 구조인 것을 특징으로 하는 직접 디지털 주파수 합성기

4 4

주파수 조정 입력을 입력받는 입력단; 상기 입력단과 연결되며, 시스템 클락에 응하여 주파수 조정 입력을 저장하는 프리스큐 래치(Pre-Skew Latch); 상기 프리스큐 래치의 출력부에 입력부가 연결되어 상기 주파수 조정 입력을 입력받으며, 시스템 클럭이 0클럭 지연된 FCDW0, 1클럭 지연된 FCDW1, 2클럭 지연된 FCDW2, 3클럭 지연된 FCDW3, 4클럭 지연된 4*FCW의 주파수 조정 워드를 발생하는 주파수 조정 워드 발생기; N개가 병렬로 연결된 위상누산기와 잡음성형기; 상기 잡음성형기의 출력부와 일 입력부가 연결되고 상기 주파수 조정 워드 발생기의 일출력부가 다른 입력부에 연결되며, 상기 잡음성형기의 출력과 상기 주파수 조정 워드(FCWDi, i=1 내지 4)를 가산하는 제 1 내지 제 4 덧셈기; 상기 덧셈기의 출력부에 입력부가 연결되며, 상기 잡음성형기를 구성하는 다수개의 전가산기 사이의 동기를 맞추기 위하여 상기 덧셈기의 출력을 저장하는 제 1 내지 제 4 디스큐래치(De-Skew Latch); 상기 디스큐 래치의 출력부에서 입력부가 연결되며, 상기 디스큐 래치를 통해 입력된 비트 수 만큼 샘플링하여 결정된 일련의 파형정보 데이터비트를 출력하는 제 1 내지 제 4 사인 롬; 상기 제 1 내지 제 4 사인롬의부터의 출력을 입력받아 다중화하므로 단일 신호로 출력하는 먹스; 상기 먹스의 출력부에 입력부가 연결되며, 상기 먹스에서 출력된 파형정보 데이터비트를 아날로그 신호로 변환하는 디지털/아날로그 변환기; 및 상기 디지털/아날로그 변환기의 출력부에 입력부가 연결되며, 상기 디지털/아날로그 변환기로부터 출력되는 아날로그 신호를 입력방아 고주파를 제거하여 정현파를 출력하는 저역통과필터로 구성된 것을 특징으로 하는 직접 디지털 주파수 합성기

5 5

제 4 항에 있어서, 상기 위상누산기는 상기한 주파수 조정 워드 발생기로부터의 4*FCW이 시스템 클락에 응하여 가산되므로 출력신호의 위상값을 계수하는, 파이프라인 구조의 NCO형 위상가산기: 및 상기 위상가산기의 출력부에 입력부가 연결되며, 소정의 상위비트는 출력하고 그외의 하위비트는 상기 위상가산기의 다른 입력부로 궤환시키는 위상레지스터로 구성된 것을 특징으로 하는 직접 디지털 주파수 합성기

6 6

제 4 항에 있어서, 상기 잡음성형기는 상기 위상누산기의 출력부에 입력부가 연결되며, 소정의 상위비트는 출력하고, 나머지 하위비트는 입력부로 다시 궤환되어 필터링 작용을 하는 것을 특지응로 하는 직접 디지털 주파수 합성기

7 7

제 4 항에 있어서, 상기 잡음 성형기를 2단 이상으로 다단으로 구성된 것을 특징으로 하는 직접 디지털 주파수 합성기

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.