바이폴러 트랜지스터의 제조방법에 있어서, 반도체 기판(1)상에 전도성 매몰 컬렉터(2), 컬렉터용 박막(3), 컬렉터 싱커(6)를 순차적으로 형성하는 제1단계 ; 상기 1단계의 결과물 위에 규소 산화막(8), 베이스 전극용 다결정 규소막(9), 질화 규소막(10), 및 규소 산화막(11)을 순차적으로 형성하는 제2단계 ; 상기 제2단계 후에 활성영역을 정의하고 식각을 통하여 상기 규소 산화막(8)을 노출시킨 후, 노출된 활성영역의 측벽에 스페이서용 절연막을 형성하여 활성영역을 한정하는 제3단계 ; 상기 제3단계의 결과물을 마스크로 이용하여 활성영역의 컬렉터 박막(3)을 노출시킨 후 측벽에 격리를 위한 예비 측벽막(14)을 형성하고, 노출된 컬렉터 표면에 마스킹용 열산화막(16)을 형성하는 제4단계 ; 상기 예비 측벽막(14)에 의해 한정된 활성역영에 불순물을 이온주입하여 선택적 컬렉터 영역(15)을 형성하는 제5단계 ; 상기 예비 측벽막(14)을 제거하여 노출된 부위를 이방성 식각하여 소자의 격리를 위한 저심도랑(17)을 상기 컬렉터 영역(15)의 박막보다 더 깊게 형성하고 열산화막으로 채우는 제6단계 ; 상기 저심 도랑(17) 상부에 상기 베이스 전극용 다결정 규소박막(9)과 동등한 높이로 다결정 규소 측벽막(18)을 형성하는 제7단계 ; 상기 규소 산화막(11), 질화 규소막(10), 및 상기 컬렉터 영역(15) 상면의 마스킹용 열산화막(16)을 제거하여 상기 베이스 전극용 다결정 규소박막(9)과 상기 컬렉터 영역(15)을 노출시킨 후, 베이스 박막(19)을 형성하는 제8 단계 ; 베이스 전극을 정의하는 마스크로 베이스 전극영역 이외의 상기 베이스 박막(19), 베이스 전극용 다결정 규소박막(9), 규소 산화막(8), 다결정 측벽막(18), 스페이서용 측벽막(12), (13)을 제거한 후 페시베이션 절연막(20)을 도포하는 제9단계를 포함하는 것을 특징으로 하는 이종 접합 바이폴러 트랜지스터의 제조방법

제1항에 있어서, 상기 제1단계의 컬렉터 싱커(6) 형성후, 싱커 내부의 불순물 활성화 및 그 상부의 열산화 규소막(7)을 더 형성을 위하여 열처리 공정을 부가 하는 것을 특징으로 하는 이종접합 바이폴러 트랜지스터의 제조방법

제1항에 있어서, 상기 제3단계의 스페이서용 절연막이 소자의 신뢰성 향상을 위해 서로 식각율이 상이한 질화 규소막(12)과, 규소 산화막(13)의 이중막으로 형성하는 것을 특징으로 하는 이종접합 바이폴러 트랜지스터의 제조방법

제1항에 있어서, 상기 제8단계의 베이스 박막(19)은, Si/SiGe/Si의 삼중막으로 형성하는 것을 특징으로 하는 이종접합 바이폴러 트랜지스터 제조방법