1 |
1
브이엠이버스의 양포트 램 정합회로에 있어서, 제어버스, 데이타버스, 주소버스에 연결되어 주소와 제어 신호에 의해 데이타를 양방향으로 출력하거나 입력하는 양포트 램부(1); 제어버스를 통한 제어신호에 의해 로컬 시스템의 주소(A1-A16) 혹은 브이엠이버스의 주소(VA1-VA16)중에서 선택하여 주소버스로 출력하는 주소 정합부(2); 제어버스를 통한 제어신호에 의해 로컬시스템의 중앙처리장치(CPU) 데이타(D0-D32) 혹은 브이엠이버스 데이타(VD0-VD32)를 선택 데이타버스에 입력하거나 출력하고, 데이타 송수신시에 패리티를 검사하여 에러신호를 출력하는 데이타 정합부(3); 제어버스의 제어신호에 의해 로컬시스템의 제어신호와 브이엠이버스의 제어신호 중에서 한쪽을 선택하여 제어버스에 출력하는 제어신호 정합부(4) 및; 주소버스에서 출력되는 신호에 따라 로컬시스템의 주소정보 신호 및 클럭 신호 또는 브이엠이버스의 주소정보 신호를 입력받아 상기 각 회로에 필요한 제어신호를 생성하여 제어버스로 출력하는 제어신호 발생부(5)를 구비하는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|
2 |
2
제1항에 있어서, 상기 양포트 램부(1)는, 제어버스로 부터 입력되는 칩선택 신호(/CS), 쓰기 신호(/WEL,/WEU), 출력 가능신호(/OE)와 주소버스로 부터 입력되는 주소에 따라 데이타의 읽고 쓰기를 수행하는 다수의 단일포트 스태틱 램소자(11~14)를 구비하는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|
3 |
3
제2항에 있어서, 상기 다수의 단일포트 스태틱 램소자는, 워드 또는 롱워드의 데이타를 바이트 단위로 읽고 쓰도록 구성되는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|
4 |
4
제1항에 있어서, 상기 주소 정합부(2)는, 제어버스를 통한 로컬시스템 인에이블(/LBEN) 신호에 액티브되면 로컬시스템의 주소(A1-A16)를 주소버스로 전달하는 제1단방향 버퍼(21) 및; 제어버스를 통한 브이엠이버스 인에이블(/VBEN) 신호가 액티브되면 브이엠이버스의 주소(VA1-VA16)를 주소버스로 전달하는 제2단방향버스(22)를 구비하는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|
5 |
5
제1항에 있어서, 상기 데이타 정합부(3)는, 제어버스로 부터의 LDIRL 신호와 /LDOEL신호에 따라 로컬시스템의 하위데이타(D0-D15)를 데이타버스에 전달하거나 데이타버스의 하위 데이타를 상기 로컬시스템으로 전달하는 제1양방향 버퍼(31); 제어버스로 부터의 LDIRH 신호와 /LDOEH신호에 따라 로컬시스템의 상위데이타(D16-D31)를 데이타버스에 전달하고 데이타버스의 상위데이타를 상기 로컬시스템으로 전달하는 제2양방향 버퍼(32); 제어버스로 부터의 /VDOET 신호, /VDOERL 신호, /VDOERH 신호에 따라 데이타버스의 데이타를 브이엠이버스에 전달하거나 브이엠이버스의 데이타를 데이타버스에 전달하고, 데이타 송수신시 패리티 에러가 발생하면 에러발생(/PERR) 신호를 제어버스로 전달하는 제1 및 제2 패리티검사/양방향 버퍼(33, 34) 및; 제어버스로 부터의 HLDIR 신호와 /HLEN 신호에 따라 데이타버스의 상, 하위데이타를 상호변환하는 제3양방향 버퍼(35)를 구비하는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|
6 |
6
제1항에 있어서, 제어신호 정합부(4)는, 로컬시스템으로 부터 데이타 스트로브신호(/CPUDS)와 주소신호(A0, A1)와 데이타 크기신호(SIZ0, SIZ1)를 입력받아 상위 바이트 유효신호(/UPSEL), 하위 바이트 유효신호(/LOSEL), 롱워드 유효신호(/ILWORD)를 출력하는 제1프로그램 가능 로직 소자(PLD)(41); 제어버스로 부터 로컬시스템 인에이블(/LBEN) 신호가 액티브되면 상기 제1프로그램 가능 로직 소자(41)의 출력과 로컬시스템으로 부터 입력되는 쓰기신호(/CPUWR)와 주소 유효신호(/CPUAS)를 입력받아 스트로브(/BUDS, /BLDS, /BLWORD, /BRW, /BAS)를 제어버스로 출력하는 제3단방향 버퍼(42); 및 제어버스로 부터 브이엠이버스 인에이블(/LBEN) 신호가 액티브되면 브이엠이버스로 부터 /DS0, /DS1, /LWORD, /WRITE, /AS 신호를 입력받아 스트로브(/BUDS, /BLDS, /BLWORD, /BRW, /BAS)를 제어버스로 출력하는 제4단방향 버퍼(43)를 구비하는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|
7 |
7
제1항에 있어서, 상기 제어신호 발생부(5)는, 주소버스로 부터 /BA1 신호가 입력되면 로컬시스템으로 부터 주소정보 신호(A17, A18, A19, /CPUAS)와 클럭신호(20MCLK)를, 브이엠이버스로 부터 주소정보(VA17~VA19, AM0~AM5)를 입력받고 제어버스로 부터 에러발생 신호(PERR) 및 스트로브(/BUDS, /BLDS, /BLWORD, /BRW, /BAS)를 입력받아 제어신호를 생성하여 제어버스로 출력하는 제2프로그램 가능 로직 소자(51)를 구비하는 것을 특징으로 하는 브이엠이버스의 양포트 램 정합회로
|