| 1 |
1
저전압에서 사용되고 저전력 소모를 위하여 CMOS를 사용하여 입력전압을 출력전류로 변환하는 트랜스컨덕턴스 장치에 있어서, 선형 영역에서 동작하며 소스가 공통으로 접지에 연결된 한 쌍의 P형 트랜지스터(M1, M2)로 구성되어, 그 트랜지스터들(M1, M2)의 게이트를 통해 양(Vi+)의 전압신호 및 음(Vi-)의 전압신호를 각각 입력하여 양 및 음의 전류신호로 변환한 후, 각각의 드레인으로 출력(VD1, VD2)하는 전압-전류 변환 블록과, 상기 전압-전류 변환 블록을 구성하는 트랜지스터들(M1, M2)의 드레인에 그 소스가 각각 연결된 한 쌍의 P형 트랜지스터(M3, M4)로 구성되어, 그 트랜지스터들(M3, M4)의 게이트로 공통 입력되는 신호(VC)에 의해 상기 전압-전류 변환 블록으로부터 입력된 양 및 음의 전류신호를 조절하여 회로의 트랜스컨덕턴스를 조절하는 트랜스컨덕턴스(gm) 조절 블록과, 소스가 공통으로 접지에 연결된 한 쌍의 P형 트랜지스터(M5, M6)로 구성되며, 그 트랜지스터들(M5, M6)의 게이트로 공통 입력되는 신호(BIAS4)에 의해 트랜스컨덕턴스의 공통 모드(common mode) 출력 전압을 일정하게 유지시켜 주도록 조절하는 공통 모드 조절 블록과, 소스가 공통으로 전원(VDD)에 연결되고 게이트로 공통 입력되는 바이어스 결정 신호(BIAS1)에 의해 동작되는 한 쌍의 N형 트랜지스터(M11, M12)와, 그 트랜지스터들(M11, M12)의 드레인에 소스가 각각 연결되고 게이트로 공통 입력되는 바이어스 결정 신호(BIAS2)에 의해 동작되는 다른 한 쌍의 N형 트랜지스터(M9, M10)와, 상기 공통 모드 조절 블록을 구성하는 트랜지스터들(M5, M6)의 드레인에 그 소스가 각각 연결되고 게이트로 공통 입력되는 바이어스 결정 신호(BIAS3)에 의해 동작되는 한 쌍의 P형 트랜지스터(M7, M8)로 구성되며, 상기 한 쌍의 N형 트랜지스터(M11, M12)의 드레인과 다른 한 쌍의 N형 트랜지스터(M9, M10)의 소스에 상기 트랜스컨덕턴스 조절 블록에서 출력되는 양 및 음의 전류 신호가 공통으로 입력되고, 상기 N형 트랜지스터쌍(M9, M10) 및 P형 트랜지스터 쌍(M7, M8)의 드레인이 서로 연결된 단자(Vo-, Vo+)를 통해 상기 입력된 양 및 음의 전류 신호가 출력되도록 하는 출력 블록으로 구성된 것을 특징으로 하는 저전압 CMOS 트랜스컨덕턴스 장치
|
