씨모스(CMOS) 아날로그 회로에서 발생되는 오프셋(offset)를 보정하여 주기 위한 오프셋 트리밍(trimming) 장치에 있어서,

외부로부터 입력되는 클럭에 따라, 트리밍 레벨을 조절하여 주기 위한 입력신호를 지연하는 지연수단;

외부로부터 입력되는 프로그래밍모드신호 PGM이 지시하는 상기 오프셋이 가장 작은 값을 갖는 상태에서, 외부로부터 입력되는 트리밍제어신호 VPGM에 따라 상기 지연수단의 출력신호를 입력받아 트리밍신호를 출력하는 트리밍신호 발생수단; 및

상기 프로그래밍모드신호 PGM이 지시하는 상기 오프셋이 가장 작은 값을 갖는 상태에서, 상기 트리밍제어신호 VPGM에 따라 상기 지연수단의 출력신호와 상기 트리밍신호중 하나의 신호를 선택하여 상기 오프셋을 보정해 주기 위한 오프셋 보정신호로서 상기 씨모스 아날로그 회로로 출력하는 오프셋 보정신호 발생수단

을 포함하는 오프셋 트리밍 장치

제 1 항에 있어서,

상기 트리밍신호 발생수단은,

상기 프로그래밍모드신호 PGM을 인버팅하여 출력하는 제1 인버터;

상기 인버터의 출력을 각각 입력받는 제1 pMOS 트랜지스터 및 제1 nMOS 트랜지스터;

상기 제1 nMOS 트랜지스터와 병렬로 연결되고, 게이트가 상기 지연수단의 출력단에 연결된 제2 nMOS 트랜지스터;

상기 pMOS 트랜지스터와 제1 및 제2 nMOS 트랜지스터의 모든 드레인에 게이트가 연결된 제3 nMOS 트랜지스터;

상기 제1 및 제2 nMOS 트랜지스터의 소스에 드레인이 연결되고 게이트에 인에이블 단자가 연결된 제4 nMOS 트랜지스터;

상기 제3 nMOS 트랜지스터의 소스와 접지 사이에 연결된 메탈 저항;

상기 인에이블 단자의 신호를 인버팅하는 제2 인버터; 및

상기 제2 인버터의 출력에 따라 스위칭 동작하여 전원을 출력하는 제2 pMOS 트랜지스터를 포함하여 이루어진 퓨즈회로인 것을 특징으로 하는 오프셋 트리밍 장치

제 1 항에 있어서,

상기 오프셋 보정신호 발생수단은,

입력되는 동작 모드 선택신호를 인버팅하여 출력하는 제1 인버터;

퓨즈 커팅용 신호 입력과 상기 제1 인버터의 출력을 부정 논리곱 처리하는 낸드 게이트; 및

상기 낸드 게이트의 출력과 그 출력을 인버팅한 신호를 선택신호로 입력받고, 입력되는 상기 트리밍신호 발생수단의 출력신호와 상기 지연수단의 신호중 하나를 선택하여 출력하는 멀티플렉서를 포함하여 이루어진 선택논리 회로인 것을 특징으로 하는 오프셋 트리밍 장치